专利名称：具有电容元件的半导体器件及其形成方法
技术领域：
本发明涉及半导体器件及其形成方法，特别涉及具有将电极掩埋在隔离膜中的电容元件的半导体器件及其形成方法。
通常，电容元件具有下列结构。
图1是表示具有电容元件的常规半导体器件的部分剖视正视图。在半导体衬底10中形成隔离槽。在隔离槽中形成隔离膜11。在半导体衬底10的上表面上和在隔离槽中的隔离膜11上形成氧化硅膜14。在氧化硅膜14上和隔离膜11上面有选择地形成电容元件的下电极12。在下电极12上形成介质氧化物膜13。在介质氧化物膜13上形成上电极15。下电极12、介质氧化物膜13和上电极15形成电容元件。在氧化硅膜14上有选择地形成晶体管的栅极。形成覆盖电容元件和晶体管的栅极16的层间绝缘体17，从而电容元件和栅极16被完全掩埋在层间绝缘体中。层间绝缘体被平面化。电容元件的上电极15的上部距离层间绝缘体17被平面化的表面具有第一深度“D”。晶体管栅极16的上部距离层间绝缘体17的平面化表面具有第二深度“E”。第二深度“E”比第一深度“D”深。
在层间绝缘体17的表面被平面化之前，该表面的水平面随着电容元件和晶体管的栅极16而变化。即，层间绝缘体17具有在电容元件上的第一较厚部分和在栅极16上的第二较厚部分。由于电容元件的高度比晶体管的栅极16的高，因此第一较厚部分比第二较厚部分厚。层间绝缘体17的水平面变化的表面被化学机械抛光平面化。电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的第一大加工量处理，在晶体管栅极16上的层间绝缘体17的第二较厚部分受到抛光工艺中的第二大加工量处理。第一大加工量处理比第二大加工量处理大。即，电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的最大加工量处理。此外，在电容元件上的层间绝缘体17中形成第一接触孔，使第一接触孔与电容元件的上电极15的上表面连接。第一接触孔的深度为第一深度“D”。在晶体管的栅极16上的层间绝缘体17中形成第二接触孔，使第二接触孔与电容元件的栅极16的上表面连接。第二接触孔的深度为第二深度“E”。如果通过利用抗蚀剂图形用相同各向异性腐蚀同时形成第一和第二接触孔，则形成第一接触孔的各向异性腐蚀在形成第二接触孔之前完成。即，当第一接触孔被形成并与电容元件的上电极15接触时，栅极16上的第二接触孔没有到达栅极16，因此各向异性腐蚀继续进行以使第二接触孔到达晶体管的栅极16，由此电容元件的上电极15受到来自形成第二接触孔的进一步各向异性腐蚀工艺的过量处理的损伤。
在日本特许公开专利公报No.63-186444中，公开了将多晶硅电极掩埋在场氧化物膜中的技术。这将引起绝缘膜的水平面的很大差别。
在日本特许公开专利公报No.7-60859中，公开了单元电极被掩埋在隔离膜中的技术。
这种常规技术不是在具有相同或均匀厚度的层间绝缘体中提供栅极和电容元件的上电极，因此这种常规技术与本发明无关。
如上所述，上述常规技术具有下列问题。
在平面化层间绝缘体17的表面之前，表面水平面随着电容元件和晶体管的栅极而变化。即，层间绝缘体17具有在电容元件上的第一较厚部分和在栅极16上的第二较厚部分。由于电容元件的高度比晶体管的栅极16高，因此第一较厚部分比第二较厚部分厚。层间绝缘体17的水平面变化的表面被化学机械抛光平面化。电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的第一较大加工量处理，在晶体管栅极16上的层间绝缘体17的第二较厚部分接受抛光工艺中的第二较大加工量处理。第一加工量处理比第二加工量处理大。即，电容元件上的层间绝缘体17的第一较厚部分受到抛光工艺中的最大加工量处理。此外，在电容元件上的层间绝缘体17中形成第一接触孔，使第一接触孔与电容元件的上电极15的上表面连接。第一接触孔的深度为第一深度“D”。在晶体管栅极16上的层间绝缘体17中形成第二接触孔，使第二接触孔与电容元件的栅极16的上表面连接。第二接触孔的深度为第二深度“E”。如果通过利用抗蚀剂图形的相同各向异性腐蚀同时形成第一和第二接触孔，则形成第一接触孔的各向异性腐蚀在形成第二接触孔之前完成。即，当第一接触孔被形成并与电容元件的上电极15接触时，栅极16上的第二接触孔没有到达栅极16，因此各向异性腐蚀继续进一步进行以使第二接触孔到达晶体管的栅极16，由此电容元件的上电极15受到来自形成第二接触孔的进一步各向异性腐蚀工艺的过量损伤。
在上述情况下，需要研制一种没有上述问题的具有电容元件的新型半导体器件。
因而，本发明的目的是提供没有上述问题的具有电容元件的新的半导体器件。
本发明的另一目的是提供具有电容元件的半导体器件，在用于平面化层间绝缘体的平面化工艺中不会对电容元件施加任何过量的加工。
本发明的再一目的是提供具有电容元件的新型半导体器件，在用于平面化层间绝缘体的化学机械抛光工艺中不会对电容元件施加任何过量的加工。
本发明的又一目的是提供具有电容元件的新型半导体器件，其中电容元件上的层间绝缘体的第一厚度基本上等于晶体管栅极上的层间绝缘体的第二厚度，从而可以同时在相同各向异性腐蚀工艺中形成电容元件和晶体管栅极上的第一和第二接触孔，其中第一和第二接触孔同时到达电容元件和栅极，由此电容元件没有受到由过量腐蚀处理引起的任何损伤。
本发明提供了一种半导体器件，包括具有隔离槽的半导体衬底；在隔离槽内的隔离膜，该隔离膜具有比隔离槽浅的槽；电容元件的下电极，被掩埋在隔离膜的浅槽内；绝缘膜，包括下电极和隔离膜上的电容元件的电容介质膜和半导体衬底上的栅绝缘膜；电容介质膜上的电容元件的上电极；栅绝缘膜上的栅极，其中上电极和栅极具有基本上一致的水平面；在半导体衬底上的表面平面化层间绝缘体，从而使上电极和栅极完全被掩埋在表面平面化层间绝缘体内。
通过下面的描述使本发明的上述和其它目的、特点和优点更明显。
下面参照附图详细介绍根据本发明的优选实施例。
图1是表示具有电容元件的常规半导体器件的部分剖视的正视图。
图2是表示本发明优选实施例中的具有电容元件的第一新型半导体器件的部分剖视的正视图。
图3A-3H是表示在被包括在形成本发明第一优选实施例中的半导体器件的新方法中的连续步骤中的具有电容元件的半导体器件的部分剖视的第一方面图。
本发明的第一方面提供了一种半导体器件，包括具有隔离槽的半导体衬底；在隔离槽内的隔离膜，该隔离膜具有比隔离槽浅的槽；电容元件的下电极，被掩埋在隔离膜的浅槽内；绝缘膜，包括在下电极和隔离膜上的电容元件的电容介质膜和半导体衬底上的栅绝缘膜；电容介质膜上的电容元件的上电极；栅绝缘膜上的栅极，其中上电极和栅极具有基本上一致的水平面；在半导体衬底上的表面将层间绝缘体平面化，从而上电极和栅极完全被掩埋在表面被平面化的层间绝缘体内。
电容元件的上电极和晶体管的栅极优选为距离层间绝缘体的平面化表面具有基本上相同的深度。
电容介质膜和栅绝缘膜还优选地具有基本上相同的厚度。
本发明第二方面提供在半导体器件中的电容元件，该半导体器件具有带有栅极的晶体管。该电容元件包括在隔离膜中的浅槽中的下电极，该隔离膜在半导体衬底中的隔离槽内；在下电极上的电容介质膜，该电容介质膜包括在半导体衬底上延伸的一部分绝缘薄膜；和电容介质膜上的上电极，该上电极具有与绝缘薄膜上的栅极基本上相同的水平面，并且该上电极和栅极被掩埋在层间绝缘体内。
电容元件的上电极和晶体管的栅极优选为距离层间绝缘体的平面化表面具有基本上相同的深度。
电容介质膜和栅绝缘膜还优选为具有基本上相同的厚度。
本发明第三方面提供形成半导体器件的方法，包括以下步骤在半导体衬底中有选择地形成隔离槽；在隔离槽内形成隔离膜；在隔离膜内有选择地形成浅槽，其中浅槽比隔离槽浅；在隔离膜中的浅槽内形成电容元件的下电极；形成包括下电极和隔离膜上的电容元件的电容介质膜和半导体衬底上的栅绝缘膜的绝缘膜；在电容介质膜上形成电容元件的上电极和在栅绝缘膜上形成栅极，其中上电极和栅极具有基本上一致的水平面；和在半导体衬底上形成层间绝缘体，使上电极和栅极完全被掩埋在层间绝缘体内。
最好将层间绝缘体的表面进一步被平面化。
更为优选的是进行化学机械抛光以将层间绝缘体平面化。
电容元件的上电极和晶体管的栅极优选为距离层间绝缘体的平面化表面具有基本上相同的深度。
电容介质膜和栅绝缘膜优选为具有基本上相同的厚度。
本发明第四方面提供形成电容元件的方法，包括以下步骤在半导体衬底的隔离槽内的隔离膜的浅槽中形成下电极；在下电极上形成电容介质膜，并且电容介质膜包括在半导体衬底上延伸的一部分绝缘薄膜；和在电容介质膜上形成上电极，上电极具有基本上与绝缘薄膜上的栅极相同的水平面，并且上电极和栅极被掩埋在层间绝缘体内。
层间绝缘体的表面优选被进一步平面化。
更为优选的是进行化学机械抛光以将层间绝缘体的表面平面化。
电容元件的上电极和晶体管的栅极优选为距离层间绝缘体的平面化表面具有基本上相同的深度。
电容介质膜和栅绝缘膜优选为具有基本上相同的厚度。
现在参照附图详细介绍根据本发明的第一实施例。图2是表示在根据本发明的第一实施例中的具有电容元件的第一新型半导体器件的部分剖视的正视图。在半导体衬底10中形成隔离槽。在隔离槽中形成隔离膜11。在半导体衬底10的上表面上和隔离槽中的隔离膜11上形成氧化硅膜。在氧化硅膜下面和隔离膜11内有选择地形成电容元件的下电极12。即，电容元件的下电极12完全被掩埋在隔离槽中的隔离膜11内，从而下电极12的上表面与隔离膜11的上表面和半导体衬底10的上表面齐平。电容元件的下电极12上的氧化硅膜用做电容元件的介质膜13。还在氧化硅膜上有选择地形成晶体管的栅极16。晶体管的栅极16上的氧化硅膜用做晶体管的栅氧化膜14。在介质氧化物膜13上形成上电极15。即，电容元件的上电极15和晶体管的栅极16形成在同一氧化硅膜上。还形成层间绝缘体17以覆盖电容元件的上电极15和晶体管的栅极16，从而使电容元件和栅极16被完全埋在层间绝缘体中。层间绝缘体17具有平面化表面。电容元件的上电极15的上部具有距离层间绝缘体17的平面化表面的第一深度“A”。晶体管的栅极16的上部具有距离层间绝缘体17的平面化表面的第三深度“C”。第三深度“C”基本上等于第一深度“A”。隔离槽或隔离膜11的底部和电容元件的下电极12的底部之间的第二深度“B”根据驱动电压而定。
在层间绝缘体17的表面被平面化之前，表面水平面根据电容元件的上电极15和晶体管的栅极16而变化。即，层间绝缘体17具有在电容元件上的第一较厚部分和在栅极16上的第二较厚部分。由于电容元件的上电极15的高度基本上与晶体管的栅极16的高度相同，因此第一较厚部分的厚度基本上等于第二较厚部分的厚度。然后利用化学机械抛光平面化层间绝缘体17的水平面变化的表面。电容元件的上电极15上的层间绝缘体17的第一较厚部分受到抛光工艺中的第一加工量处理，而在晶体管的栅极16上的层间绝缘体的第二较厚部分受到抛光工艺中的第二加工量处理。第一加工量处理基本上与第二加工量处理相同。即，电容元件的上电极15上的层间绝缘体17的第一较厚部分受到抛光工艺中的减少的加工量处理。此外，在电容元件的上电极15上的层间绝缘体17中形成第一接触孔，以便第一接触孔连接到电容元件的上电极15的上表面上。第一接触孔的深度为上述第一深度“A”。在晶体管的栅极16上的层间绝缘体17中还形成第二接触孔，以便第二接触孔连接到电容元件的栅极16的上表面上。第二接触孔的深度是上述第三深度“C”，该深度“C”基本上等于第一接触孔的第一深度“A”。如果第一和第二接触孔是利用抗蚀剂图形用相同的各向异性腐蚀同时形成的，则形成第一接触孔的各向异性腐蚀基本上与形成第二接触孔的各向异性腐蚀同时完成。即，在第一接触孔被形成并与电容元件的上电极15接触的同时，栅极16上的第二接触孔也到达栅极16，因此电容元件的上电极15没有受到各向异性腐蚀工艺的过量处理的损伤。
如上所述，上述新技术具有以下优点。
在层间绝缘体17的表面被平面化之前，表面水平面根据电容元件的上电极15和晶体管的栅极16而变化。即，层间绝缘体17具有在电容元件上的第一较厚部分和在栅极16上的第二较厚部分。由于电容元件的上电极15的高度基本上与晶体管的栅极16的高度相同，因此第一较厚部分的厚度基本上等于第二较厚部分的厚度。然后利用化学机械抛光平面化层间绝缘体17的水平面变化的表面。电容元件的上电极15上的层间绝缘体17的第一较厚部分受到抛光工艺中的第一加工量处理，而在晶体管的栅极16上的层间绝缘体的第二较厚部分受到抛光工艺中的第二加工量处理。第一加工量处理基本上与第二加工量处理相同。即，电容元件的上电极15上的层间绝缘体17的第一较厚部分受到抛光工艺中的减少的加工量处理。此外，在电容元件的上电极15上的层间绝缘体17中形成第一接触孔，以便第一接触孔连接到电容元件的上电极15的上表面上。第一接触孔的深度为上述第一深度“A”。在晶体管的栅极16上的层间绝缘体17中还形成第二接触孔，以便第二接触孔连接到电容元件的栅极16的上表面上。第二接触孔的深度是上述第三深度“C”，该深度“C”基本上等于第一接触孔的第一深度“A”。如果第一和第二接触孔是通过利用抗蚀剂图形的相同各向异性腐蚀同时形成的，则形成第一接触孔的各向异性腐蚀基本上与形成第二接触孔的各向异性腐蚀同时完成。即，在第一接触孔被形成并与电容元件的上电极15接触的同时，栅极16上的第二接触孔也到达栅极16，因此电容元件的上电极15没有受到各向异性腐蚀工艺过量处理的损伤。
因而，电容元件的上电极15在用于平面化层间绝缘体的平面化工艺(即用于平面化层间绝缘体的化学机械抛光工艺)中，没有受到施加于电容元件的任何过量的处理。
由于电容元件上的层间绝缘体的第一厚度基本上等于晶体管栅极上的层间绝缘体的第二厚度，因此电容元件和晶体管栅极上的第一和第二接触孔是在同一各向异性腐蚀中同时形成的，其中在各向异性腐蚀工艺中第一和第二接触孔同时到达电容元件和栅极，由此电容元件的上电极没有受到由于过量腐蚀处理引起的任何损伤。
下面介绍具有电容元件的上述新半导体器件。图3A-3H是表示根据本发明的第一实施例在被包括在形成半导体器件的新方法连续步骤中的具有电容元件的半导体器件的部分剖视正视图。
参照图3A，利用光刻工艺在半导体衬底10中形成隔离槽18。在隔离槽18内形成隔离膜11。
参照图3B，利用光刻工艺在隔离槽18内的隔离膜11中有选择地形成浅槽19。浅槽19比隔离槽18浅。浅槽19的深度根据用于逻辑器件的驱动电压而定。
参照图3C，在半导体衬底10上和浅槽19内完全形成导电膜12。
参照图3D，利用化学机械抛光平面化导电膜12，以便导电膜12保持在浅槽19内，由此在浅槽19内形成电容元件的下电极12。
参照图3E，在半导体衬底10上、在隔离膜11上以及在电容元件的下电极12上形成氧化硅膜。该氧化硅膜包括隔离膜11和电容元件的下电极12上的电容介质膜13以及半导体衬底10上的栅氧化膜14。
参照图3F，在电容介质膜13和栅氧化膜14上分别有选择地形成上电极15和栅极16。
参照图3G，在整个半导体衬底10上淀积层间绝缘体17，以便电容元件的上电极15和晶体管的栅极16被完全掩埋在层间绝缘体17内。
参照图3H，利用化学机械抛光工艺平面化层间绝缘体17的表面。
此外，利用光刻工艺在平面化的层间绝缘体17中分别形成电容元件的上电极15和晶体管的栅极16。
在层间绝缘体17的表面被平面化之前，表面水平面根据电容元件的上电极15和晶体管的栅极16而变化。即，层间绝缘体17具有在电容元件上的第一较厚部分和在栅极16上的第二较厚部分。由于电容元件的上电极15的高度基本上与晶体管的栅极16的高度相同，因此第一较厚部分的厚度基本上等于第二较厚部分的厚度。然后利用化学机械抛光将层间绝缘体17的水平面有变化的表面平面化。电容元件的上电极15上的层间绝缘体17的第一较厚部分受到抛光工艺中的第一加工量处理，而在晶体管的栅极16上的层间绝缘体的第二较厚部分受到抛光工艺中的第二加工量处理。第一加工量基本上与第二加工量相同。即，电容元件的上电极15上的层间绝缘体17的第一较厚部分受到抛光工艺中的减少的加工量处理。此外，在电容元件的上电极15上的层间绝缘体17中形成第一接触孔，以便第一接触孔连接到电容元件的上电极15的上表面上。第一接触孔的深度为上述第一深度“A”。在晶体管的栅极16上的层间绝缘体17中还形成第二接触孔，以便第二接触孔连接到电容元件的栅极16的上表面上。第二接触孔的深度是上述第三深度“C”，该深度“C”基本上等于第一接触孔的第一深度“A”。如果第一和第二接触孔是通过利用抗蚀剂图形的相同各向异性腐蚀同时形成的，则形成第一接触孔的各向异性腐蚀基本上与形成第二接触孔的各向异性腐蚀同时完成。即，在第一接触孔被形成并与电容元件的上电极15接触的同时，栅极16上的第二接触孔也到达栅极16，因此电容元件的上电极15没有受到各向异性腐蚀工艺的过量处理的损伤。
因而，电容元件的上电极15在用于平面化层间绝缘体的平面化工艺(即用于平面化层间绝缘体的化学机械抛光工艺)中没有受到施加于电容元件的任何过量的处理。
由于电容元件上的层间绝缘体的第一厚度基本上等于晶体管的栅极上的层间绝缘体的第二厚度，因此在电容元件和晶体管栅极上的第一和第二接触孔是在相同的各向异性腐蚀中同时形成的，其中第一和第二接触孔同时到达电容元件和栅极，由此电容元件的上电极没有受到由于过量腐蚀处理引起的任何损伤。
本发明的修改对于本领域普通技术人员来说是很显然的，这些修改属于本发明的范围内，应该明白示意性所示的和所描述的实施例不起限制作用。因而，权利要求书应该覆盖落入本发明的实质和范围内的所有修改。
权利要求
1.一种半导体器件，包括具有隔离槽的半导体衬底；在所述隔离槽内的隔离膜，所述隔离膜具有比所述隔离槽浅的槽；电容元件的下电极，被掩埋在所述隔离膜中的所述浅槽内；绝缘膜，包括在所述下电极和所述隔离膜上的所述电容元件的电容介质膜和在所述半导体衬底上的栅绝缘膜；在所述电容介质膜上的所述电容元件的上电极；在所述栅绝缘膜上的栅极，其中所述上电极和所述栅极具有基本上一致的水平面；和在所述半导体衬底上的表面平面化层间绝缘体，以便所述上电极和所述栅极完全被掩埋在所述表面平面化层间绝缘体内。
2.根据权利要求1所述的半导体器件，其中所述电容元件的所述上电极和所述晶体管的所述栅极距离所述层间绝缘体的所述平面化表面的具有基本上相同的深度。
3.根据权利要求1所述的半导体器件，其中所述电容介质膜和所述栅绝缘膜具有基本上相同的厚度。
4.一种半导体器件中的电容元件，该半导体器件具有带有栅极的晶体管，所述电容元件包括下电极，在半导体衬底的隔离槽内的隔离膜的浅槽中；在所述下电极上的电容介质膜，并且所述电容介质膜包括在所述半导体衬底上延伸的一部分绝缘薄膜；和在所述电容介质膜上的上电极，所述上电极具有与所述绝缘薄膜上的所述栅极基本上相同的水平面，所述上电极和所述栅极被掩埋在层间绝缘体内。
5.根据权利要求4所述的电容元件，其中所述电容元件的所述上电极和所述晶体管的所述栅极距离所述层间绝缘体的平面化表面具有基本上相同的深度。
6.根据权利要求4所述的电容元件，其中所述电容介质膜和所述栅绝缘膜具有基本上相同的厚度。
7.一种形成半导体器件的方法，包括以下步骤在半导体衬底中有选择地形成隔离槽；在所述隔离槽内形成隔离膜；在所述隔离膜中有选择地形成浅槽，其中所述浅槽比所述隔离槽浅；在所述隔离膜中的所述浅槽内形成电容元件的下电极；形成绝缘膜，该绝缘膜包括在所述下电极和所述隔离膜上的所述电容元件的电容介质膜和在所述半导体衬底上的栅绝缘膜；在所述电容介质膜上形成所述电容元件的上电极和在所述栅绝缘膜上形成栅极，其中所述上电极和所述栅极具有基本上一致的水平面；和在所述半导体衬底上形成层间绝缘体，以便所述上电极和所述栅极完全被掩埋在所述层间绝缘体内。
8.根据权利要求7所述的方法，其中所述层间绝缘体的表面还被平面化。
9.根据权利要求8所述的方法，其中进行化学机械抛光以将所述层间绝缘体的所述表面平面化。
10.根据权利要求8所述的方法，其中所述电容元件的所述上电极和所述晶体管的所述栅极距离所述层间绝缘体的所述平面化的表面具有基本上相同的深度。
11.根据权利要求8所述的方法，其中所述电容介质膜和所述栅绝缘膜具有基本上相同的厚度。
12.一种形成电容元件的方法，包括以下步骤在半导体衬底的隔离槽内的隔离膜的浅槽中形成下电极；在所述下电极上形成电容介质膜，并且所述电容介质膜包括在所述半导体衬底上延伸的一部分绝缘薄膜；和在所述电容介质膜上形成上电极，所述上电极具有与所述绝缘薄膜上的所述栅极基本上相同的水平面，并且所述上电极和所述栅极被掩埋在层间绝缘体中。
13.根据权利要求12所述的方法，其中所述层间绝缘体的表面还被平面化。
14.根据权利要求13所述的方法，其中进行化学机械抛光以将所述层间绝缘体的所述表面平面化。
15.根据权利要求13所述的方法，其中所述电容元件的所述上电极和所述晶体管的所述栅极距离所述层间绝缘体的所述平面化表面具有基本上相同的深度。
16.根据权利要求13所述的方法，其中所述电容介质膜和所述栅绝缘膜具有基本上相同的厚度。
全文摘要
本发明提供一种半导体器件,包括:具有隔离槽的半导体衬底;在隔离槽内的隔离膜,隔离膜具有比隔离槽浅的槽;电容元件的下电极,被掩埋在隔离膜中的浅槽内;绝缘膜,包括电容介质膜和在栅绝缘膜;在电容介质膜上的电容元件的上电极;在栅绝缘膜上的栅极,其中上电极和栅极具有基本上一致的水平面;和在半导体衬底上的表面平面化层间绝缘体,以便上电极和栅极完全被掩埋在表面平面化层间绝缘体内。
文档编号H01L21/8234GK1275809SQ0010932
公开日2000年12月6日 申请日期2000年5月26日 优先权日1999年5月27日
发明者林健二 申请人:日本电气株式会社