专利名称：光生伏打元件及其制造方法
技术领域：
本发明涉及一种使用半导体结的光生伏打元件及其制造方法。
背景技术：
近年来，开发了具有n型单晶硅基板与p型非晶硅膜的结的光生伏打元件。就这种光生伏打元件而言，为了提高光电变换效率，必需在维持高的短路电流Isc和开放电压Voc的同时，提高曲线因子F.F.。
但是，由于在n型单晶硅基板与p型非晶硅膜的结部存在多个界面能级，所以产生载流子的再结合，开放电压Voc降低。
因此，为了抑制n型单晶硅基板与p型非晶硅膜的结部中的载流子再结合，提议具有在n型单晶硅基板与p型非晶硅膜之间插入实质上本征的非晶硅膜(i型非晶硅膜)的HIT(具有本征薄膜的异质结Heterojunction with Intrinsic Thin-Layer)结构的光生伏打元件(例如参照特开平11-224954号公报)。
该光生伏打元件从n型单晶硅基板的主面侧受光，在n型单晶硅基板内充电。此时产生的电可通过设置在主面侧和背面侧的电极取到外部。
但是，上述光生伏打元件由于主面侧的电极和p型非晶硅膜的光吸收，入射到n型单晶硅基板的光子数减少，限制发光效率。
另外，上述光生伏打元件中，因为构成光生伏打元件的层数多，所以制造工序变复杂，花费制造成本。
发明内容
本发明的目的在于提供一种可最大限度地充分利用入射光的光生伏打元件及其制造方法。
本发明的另一目的在于提供一种可最大限度地充分利用入射光且降低制造成本和制造时间的光生伏打元件及其制造方法。
设本说明书中的结晶类半导体中包含单晶半导体和多晶半导体，非晶类半导体中包含非晶半导体和微结晶半导体。
另外，所谓本征的非晶类半导体膜是非有意掺杂杂质的非晶类半导体膜，也包括含有在半导体原料中原本含有的杂质或在制造过程中自然混入的杂质的非晶类半导体膜。
根据本发明一个方面的光生伏打元件，具备具有一个面和另一面的结晶类半导体；本征的第1非晶类半导体膜；包含表示一导电类型的杂质的第2非晶类半导体膜；第1电极；包含表示与一导电类型不同的另一导电类型的杂质的半导体层；和，第2电极；在结晶类半导体的一个面的第1区域中，顺序形成第1非晶类半导体膜、第2非晶类半导体膜和第1电极，在结晶类半导体的一个面的第2区域中，顺序形成半导体层和第2电极。
在该光生伏打元件中，一旦结晶类半导体从另一面侧受光，则产生空穴和电子，产生的空穴通过经由第1非晶类半导体膜、第2非晶类半导体膜和第1电极的路径、和经由半导体层和第2电极的路径之一的路径，取出到外部，产生的电子通过与空穴相反的路径取出到外部。
此时，因为第1电极和第2电极形成于一面侧，所以可抑制从结晶类半导体的另一面侧入射的光的反射损耗和吸收损耗。由此，通过从结晶类半导体的另一面受光，可最大限度地充分利用入射光。
结晶类半导体也可包含表示一导电类型的杂质。此时，在结晶类半导体与半导体层之间形成pn结，高效地进行载流子的取出。
半导体层是包含表示另一导电类型的杂质的第3非晶类半导体膜，光生伏打元件还具备设置在结晶类半导体与第3非晶类半导体膜之间的本征第4非晶类半导体膜。
此时，防止结晶类半导体与第3非晶类半导体膜之间的载流子的再结合，发电效率提高。
结晶类半导体的第1区域的第1非晶类半导体膜与第2区域的第4非晶类半导体膜可以是连续的共同的非晶类半导体膜。
此时，结晶类半导体的一面侧由本征非晶类半导体膜覆盖。由此，没有结晶类半导体的一面侧的露出部，防止结晶类半导体一面侧中载流子的再结合，发电效率提高。
可以有间隔地设置第2非晶类半导体膜与第3非晶类半导体膜，光生伏打元件还可具备设置在第2非晶类半导体膜与第3非晶类半导体膜之间的共同非晶类半导体膜表面的保护层。
此时，在共同的非晶类半导体膜的表面，第2非晶类半导体膜与第3非晶类半导体膜的间隔的露出部被保护层覆盖。由此，没有共同的结晶类半导体膜表面的露出部，可防止第1和第2电极形成时对共同的非晶类半导体膜表面的损害。
结晶类半导体的第1区域的第1非晶类半导体膜与第2区域的第4非晶类半导体膜可以彼此连接地形成。
此时，结晶类半导体的一面侧由本征非晶类半导体膜覆盖。由此，没有结晶类半导体的一面侧的露出部，防止结晶类半导体一面侧中载流子的再结合，发电效率提高。
第2非晶类半导体膜与第3非晶类半导体膜可以彼此连接地形成。
此时，结晶类半导体的一面侧由本征非晶类半导体膜和第2及第3非晶类半导体膜覆盖。由此，完全没有结晶类半导体的一面侧的露出部，充分防止结晶类半导体一面侧中载流子的再结合，发电效率进一步提高。
可以有间隔地设置第1区域与第2区域，光生伏打元件还可以在第1区域与第2区域之间的结晶类半导体表面上具备保护层。
此时，在结晶类半导体的一面侧，第1区域与第2区域的间隔的露出部由保护层覆盖。由此，没有结晶类半导体的一面侧的露出部，防止结晶类半导体一面侧中载流子的再结合，发电效率提高。另外，可防止第1和第2电极形成时对共同的非晶类半导体膜表面的损害。
半导体层可以是向结晶类半导体的第2区域中掺杂表示另一导电类型的杂质的掺杂层。
此时，通过掺杂层得到结晶类半导体与第2非晶类半导体的电接触。
第2非晶类半导体膜可以是向第1非晶类半导体膜中掺杂表示另一导电类型的杂质的掺杂层。
此时，可容易地形成表示另一导电类型的第2非晶类半导体膜。
还可以具备设置在结晶类半导体的另一面上的防止反射膜。
此时，因为可通过防止反射膜使入射光高效地透过光生伏打元件的内部，所以可进一步地充分利用入射光。
光生伏打元件还可具备设置在结晶类半导体的另一面与防止反射膜之间的本征第5非晶类半导体膜。
此时，结晶类半导体的另一面侧被本征非晶类半导体膜覆盖。由此，防止结晶类半导体的另一面侧中载流子的再结合，发电效率提高。
另一面实质上整个面都可以是光入射面。此时，因为光从另一面充分入射，所以可最大限度地充分利用入射光。
根据本发明另一方面的光生伏打元件，具备具有一个面和另一面的结晶类半导体；形成于结晶类半导体的一面中的本征的第1非晶类半导体膜；包含表示一导电类型的杂质的第2非晶类半导体膜；包含表示与一导电类型不同的另一导电类型的杂质的第3非晶类半导体膜；第1电极；和，第2电极；在第1非晶类半导体膜的第1区域中形成第2非晶类半导体膜，在第1非晶类半导体膜的第2区域和第2非晶类半导体膜上形成第3非晶类半导体膜，在第1区域上的第3非晶类半导体膜的区域中形成第1电极，在第2区域上的第3非晶类半导体膜的区域中形成第2电极。
在该光生伏打元件中，削减了在形成第3非晶类半导体膜时、在第2非晶类半导体膜上覆盖掩模的工序。由此，降低制造成本和制造时间。
另外，在该光生伏打元件中，当结晶类半导体从另一面侧受光时，产生空穴和电子，产生的空穴通过经由第1非晶类半导体膜、第2非晶类半导体膜、第3非晶类半导体膜和第1电极的路径、和经由第1非晶类半导体膜、第3非晶类半导体膜和第2电极的路径之一的路径，取出到外部，产生的电子通过与空穴相反的路径取出到外部。此时，因为第1电极和第2电极设置在结晶类半导体的一面侧，所以在结晶类半导体的另一面侧没有因电极引起的光的反射损耗和吸收损耗。因此，通过从结晶类半导体的另一面感光，可最大限度地充分利用入射光。
根据本发明再一方面的光生伏打元件，具备具有一个面和另一面的结晶类半导体；本征的第1非晶类半导体膜；包含表示一导电类型的杂质的第2非晶类半导体膜；第1电极；本征的第3非晶类半导体膜；包含表示与一导电类型不同的另一导电类型的杂质的第4非晶类半导体膜；和，第2电极；在结晶类半导体的一个面的第1区域中，形成第1非晶类半导体膜，在第1非晶类半导体膜上形成第2非晶类半导体膜，在第2非晶类半导体膜上形成第1电极，在结晶类半导体的一个面的第2区域和第1电极上，形成第3非晶类半导体膜，在第3非晶类半导体膜上形成第4非晶类半导体膜，在第2区域上的第4非晶类半导体膜的区域中形成第2电极。
在该光生伏打元件中，削减了在形成第3非晶类半导体膜和第4非晶类半导体膜时、在第1电极上覆盖掩模的工序。由此，降低制造成本和制造时间。
另外，在本发明的光生伏打元件中，当结晶类半导体从另一面侧感光时，产生空穴和电子，产生的空穴通过经由第1非晶类半导体膜、第2非晶类半导体膜、第3非晶类半导体膜和第1电极的路径、和经由第1非晶类半导体膜、第3非晶类半导体膜和第2电极的路径之一的路径，取出到外部，产生的电子通过与空穴相反的路径取出到外部。此时，因为第1电极和第2电极设置在结晶类半导体的一面侧，所以在结晶类半导体的另一面侧没有因电极引起的光的反射损耗和吸收损耗。因此，通过从结晶类半导体的另一面感光，可最大限度地充分利用入射光。
根据本发明又一方面的光生伏打元件的制造方法，具备如下工序在结晶类半导体的一个面的第1区域中形成本征的第1非晶类半导体膜的工序；在第1非晶类半导体膜上形成包含表示一导电类型的杂质的第2非晶类半导体膜的工序；在结晶类半导体的一个面的第2区域中形成包含表示与一导电类型不同的另一导电类型的杂质的半导体层的工序；在第2非晶类半导体膜上形成第1电极的工序；和，在半导体层上形成第2电极的工序。
在该光生伏打元件的制造方法中，在结晶类半导体的一个面的第1区域中，形成第1非晶类半导体膜、第2非晶类半导体膜和第1电极，在结晶类半导体的一个面的第2区域中，形成半导体层和第2电极。
此时，一旦结晶类半导体从另一面侧感光，则产生空穴和电子，产生的空穴通过经由第1非晶类半导体膜、第2非晶类半导体膜和第1电极的路径、和经由半导体层和第2电极的路径之一的路径，取出到外部，产生的电子通过与空穴相反的路径取出到外部。此时，因为第1电极和第2电极形成于结晶类半导体的一面侧，所以可抑制从结晶类半导体的另一面侧入射的光的反射损耗和吸收损耗。因此，通过从结晶类半导体的另一面感光，可最大限度地充分利用入射光。
结晶类半导体的另一面实质上整个面都可以是光入射面。此时，因为光从另一面充分入射，所以可最大限度地充分利用入射光。
光生伏打元件的制造方法还可以具备在结晶类半导体的另一面上形成防止反射膜的工序。
此时，由于入射光通过防止反射膜高效地透过光生伏打元件的内部，所以可进一步地充分利用入射光。
根据本发明又一方面的光生伏打元件的制造方法，具备如下工序在结晶类半导体的一面中形成本征的第1非晶类半导体膜的工序；在第1非晶类半导体膜的第1区域中形成包含表示一导电类型的杂质的第2非晶类半导体膜的工序；在第1非晶类半导体膜的第2区域和第2非晶类半导体膜上形成包含表示与一导电类型不同的另一导电类型的杂质的第3非晶类半导体膜的工序；在第1区域上的第3非晶类半导体膜的区域中形成第1电极的工序；和，在第2区域上的第3非晶类半导体膜的区域中形成第2电极的工序。
在该光生伏打元件的制造方法中，在结晶类半导体的一面中，形成本征的第1非晶类半导体膜，在第1非晶类半导体膜的第1区域中，形成包含表示一导电类型的杂质的第2非晶类半导体膜。
另外，在第1非晶类半导体膜的第2区域和第2非晶类半导体膜上，形成包含表示另一导电类型的第3非晶类半导体膜。
并且，在第1区域上的第3非晶类半导体膜的区域中形成第1电极，在第2区域上的第3非晶类半导体膜的区域中形成第2电极。
此时，削减了在形成第3非晶类半导体膜时、在第2非晶类半导体膜上覆盖掩模的工序。由此，降低制造成本和制造时间。
另外，在通过本发明的方法制造的光生伏打元件中，当结晶类半导体从另一面侧感光时，产生空穴和电子，产生的空穴通过经由第1非晶类半导体膜、第2非晶类半导体膜、第3非晶类半导体膜和第1电极的路径、和经由第1非晶类半导体膜、第3非晶类半导体膜和第2电极的路径之一的路径，取出到外部，产生的电子通过与空穴相反的路径取出到外部。此时，因为第1电极和第2电极设置在结晶类半导体的一面侧，所以在结晶类半导体的另一面侧没有因电极引起的光的反射损耗和吸收损耗。因此，通过从结晶类半导体的另一面感光，可最大限度地充分利用入射光。
根据本发明又一方面的光生伏打元件的制造方法，具备如下工序在结晶类半导体的一个面的第1区域中形成本征的第1非晶类半导体膜的工序；在第1非晶类半导体膜上形成包含表示一导电类型的杂质的第2非晶类半导体膜的工序；在第2非晶类半导体膜上形成第1电极的工序；在结晶类半导体的一个面的第2区域和第1电极上形成本征的第3非晶类半导体膜的工序；在第3非晶类半导体膜上形成包含表示与一导电类型不同的另一导电类型的杂质的第4非晶类半导体膜的工序；和，在第2区域上的第4非晶类半导体膜的区域中形成第2电极的工序。
在该光生伏打元件的制造方法中，在结晶类半导体的一个面的第1区域中，形成本征的第1非晶类半导体膜、包含表示一导电类型的杂质的第2非晶类半导体膜和第1电极。
另外，在结晶类半导体的一个面的第2区域和第1电极上形成本征的第3非晶类半导体膜、包含表示另一导电类型的杂质的第4非晶类半导体膜。
并且，在第2区域上的第4非晶类半导体膜的区域中形成第2电极。
此时，削减了在形成第3非晶类半导体膜和第4非晶类半导体膜时、在第1电极上覆盖掩模的工序。由此，降低制造成本和制造时间。
另外，在通过本发明的方法制造的光生伏打元件中，当结晶类半导体从另一面侧感光时，产生空穴和电子，产生的空穴通过经由第1非晶类半导体膜、第2非晶类半导体膜、第3非晶类半导体膜和第1电极的路径、和经由第1非晶类半导体膜、第3非晶类半导体膜和第2电极的路径之一的路径，取出到外部，产生的电子通过与空穴相反的路径取出到外部。此时，因为第1电极和第2电极设置在结晶类半导体的一面侧，所以在结晶类半导体的另一面侧，光未恶化。因此，通过从结晶类半导体的另一面受光，可最大限度地充分利用入射光。
图1a是表示第1实施方式的光生伏打元件背面的平面图。
图1b是图1a的局部放大图。
图2是表示第1实施方式的光生伏打元件结构的示意性剖面图。
图3是表示第2实施方式的光生伏打元件结构的示意性剖面图。
图4是表示第3实施方式的光生伏打元件结构的示意性剖面图。
图5是表示第4实施方式的光生伏打元件结构的示意性剖面图。
图6是表示第5实施方式的光生伏打元件结构的示意性剖面图。
图7是表示第6实施方式的光生伏打元件结构的示意性剖面图。
图8是表示第7实施方式的光生伏打元件结构的示意性剖面图。
图9是表示第8实施方式的光生伏打元件结构的示意性剖面图。
图10是表示第9实施方式的光生伏打元件结构的示意性剖面图。
图11是表示第10实施方式的光生伏打元件结构的示意性剖面图。
图12是表示第11实施方式的光生伏打元件结构的示意性剖面图。
图13是表示比较例的光生伏打元件结构的示意性剖面图。
具体实施例方式
(第1实施方式)下面，说明本发明的第1实施方式。
图1a是表示本实施方式的光生伏打元件500的背面的平面图，图1b是图1a的局部放大图。
如图1a所示，光生伏打元件500具有长方形状。例如，短边长度为5cm，长边长度为10cm。光生伏打元件500的背面由梳子形的正极100和梳子形的负极200构成。正极100和负极200在光生伏打元件500的短边方向上延伸，交互排列。另外，沿光生伏打元件500的背面的两个长边，分别设置电极300、400。
如图1b所示，在正极100和负极200中，分别设置集电极11、10。集电极10连接电极300，集电极11连接电极400。
图2是表示本实施方式的光生伏打元件500的结构的示意性剖面图。
如图2所示，在n型单晶硅基板1的主面(表侧的面)上，依次形成i型非晶硅膜2(未掺杂非晶硅膜)和由非晶氮化硅等构成的防止反射膜3。将n型单晶硅基板1的主面侧作为光入射面。在n型单晶硅基板1的背面，相邻地设置正极100和负极200。
正极100包含依次形成于n型单晶硅基板1的背面上的i型非晶硅膜5、p型非晶硅膜7、背面电极9和集电极11。负极200包含依次形成于n型单晶硅基板1的背面上的i型非晶硅膜4、n型非晶硅膜6、背面电极8和集电极10。在图2的光生伏打元件500中，n型单晶硅基板1为主要的发电层。
背面电极8、9是由ITO(氧化铟锡)、SnO2(氧化锡)、ZnO(氧化锌)等构成的透明电极。集电极10、11由Ag(银)等构成。
i型非晶硅膜2的膜厚例如为10nm左右，防止反射膜3的膜厚例如为70nm左右，i型非晶硅膜4、5的膜厚例如为15nm左右，n型非晶硅膜6的膜厚例如为20nm左右，p型非晶硅膜7的膜厚例如为10nm左右，背面电极8、9的膜厚例如为70nm左右，集电极10、11的膜厚例如为200nm左右，但不限于此。
另外，因为通过缩短n型单晶硅基板1与p型非晶硅膜7之间的载流子的行走距离来提高发电效率，所以最好p型非晶硅膜7的宽度比n型非晶硅膜6的宽度宽。
本实施方式的光生伏打元件500的正极100，为了改善pn结特性，具有在n型单晶硅基板1与p型非晶硅膜7之间设置i型非晶硅膜5的HIT结构，就负极200来说，为了防止载流子再结合，具有在n型单晶硅基板1的背面设置i型非晶硅膜4和n型非晶硅膜6的BSF(BackSurface Field)结构。
下面，说明图2的光生伏打元件500的制造方法。首先，在真空室内加热洗净后的n型单晶硅基板1。由此，去除附着在n型单晶硅基板1表面上的水分。之后，向真空室内导入H2(氢)气，通过等离子体放电来进行n型单晶硅基板1表面的清洁。
接着，向真空室内导入SiH4(硅烷)气体和H2气，并通过等离子体CVD(化学淀积)法，在n型单晶硅基板1的主面上形成i型非晶硅膜2。接着，向真空室内导入SiH4气体和NH3(氨)气，在i型非晶硅膜2上，通过等离子体CVD法形成防止反射膜3。
之后，在n型单晶硅基板1的背面的一部分上覆盖金属掩模。接着，向真空室内导入SiH4气体和H2气，通过等离子体CVD法，在n型单晶硅基板1的背面的去除金属掩模的部分，形成i型非晶硅膜5。接着，向真空室内导入SiH4气体、H2气和B2H6气，通过等离子体CVD法，在i型非晶硅膜5上形成p型非晶硅膜7。
接着，在n型单晶硅基板1的背面的一部分上覆盖金属掩模，以覆盖i型非晶硅膜5和p型非晶硅膜7。接着，向真空室内导入SiH4气体和H2气，通过等离子体CVD法，在n型单晶硅基板1的背面的去除金属掩模的部分，形成i型非晶硅4。接着，向真空室内导入SiH4气体、H2气和PH3(磷化氢)气，通过等离子体CVD法，在i型非晶硅4上形成n型非晶硅膜6。
接着，通过溅射法，分别在n型非晶硅膜6和p型非晶硅膜7上形成背面电极8、9。并且，通过网印法，分别在背面电极8、9上形成集电极10、11。
在本实施方式的光生伏打元件500中，不要妨碍有效利用入射光的光入射面的导电型硅膜、透明电极和集电极。由此，在缩短制造工序、降低成本的同时，可由于最大限度地充分利用入射光而最大化输出电压和曲线因子。
另外，在本实施方式的防止反射膜3中使用氮化硅，但也可使用氧化硅。并且，在本实施方式的光生伏打元件500中，因为存在于n型单晶硅基板1的主面上的表面缺陷终止于i型非晶硅膜2，所以防止反射膜3不必考虑主面的界面特性，只要是光透过性好且可防止入射光反射的材料即可。这里，硅的折射率约为3.4，在使用光生伏打元件500时，覆盖光生伏打元件500的EVA(乙烯-乙酸乙烯树脂)等密封材料的折射率约为1.5，所以若折射率为1.5～3.4，则可用作防止反射膜3。例如可举出表1中所示的材料。
表1
另外，向本实施方式的n型非晶硅膜6中掺杂P(磷)作为杂质，但不限于此。例如，也可掺杂As(砷)等V族元素来作为杂质。向p型非晶硅膜7中掺杂B(硼)作为杂质，但不限于此。例如，也可掺杂Al(铝)、Ga(镓)等III族元素来作为杂质。另外，也可使用n型多晶硅基板来代替n型单晶硅基板1。并且，i型非晶硅膜2、4、5、n型非晶硅膜6和p型非晶硅膜7可包含微结晶硅。
另外，也可使用例如SiC(碳化硅)、SiGe(锗化硅)、Ge(锗)等其它IV族元素来代替本实施方式的n型单晶硅基板1、i型非晶硅膜2、4、5、n型非晶硅膜6和p型非晶硅膜7。
另外，在本实施方式的光生伏打元件500中，使用n型单晶硅基板1，但不限于此。例如，也可在p型单晶硅基板的主面上形成i型非晶硅膜和氮化硅膜，并在背面设置与本实施方式的光生伏打元件500一样的正极100和负极200。
并且，本发明不限于图2所示的光生伏打元件500的结构，可适用于具有其它各种结构的光生伏打元件。例如，也可不设置n型单晶硅基板1背面的i型非晶硅膜4和n型非晶硅膜6。
另外，在本实施方式中，p型相当于一导电类型，n型相当于另一导电类型，但也可以是n型相当于一导电类型，p型相当于另一导电类型。
(第2实施方式)下面，说明本发明的第2实施方式。
图3是表示第2实施方式的光生伏打元件500a的结构的示意性剖面图。图3的光生伏打元件500a与图1的光生伏打元件500的不同之处在于在n型单晶硅基板1中具备杂质扩散层1a，代替i型非晶硅膜4和n型非晶硅膜6。
在n型单晶硅基板1的背面，通过向未形成i型非晶硅膜5的区域的一部分中热扩散高浓度的P(磷)，形成杂质扩散层1a。之后，在杂质扩散层1a上形成背面电极8和集电极10。
在本实施方式中，因为在制作负极200时不必形成i型非晶硅膜4和n型非晶硅膜6，所以可实现制造工序的缩短。
(第3实施方式)下面，说明本发明的第3实施方式。
图4是表示第3实施方式的光生伏打元件500b的结构的示意性剖面图。图4的光生伏打元件500b与图1的光生伏打元件500的不同之处在于i型非晶硅膜4接触于p型非晶硅膜7的端部。
下面，说明图4的光生伏打元件500b的制造方法。n型单晶硅基板1的主面侧的i型非晶硅膜2、防止反射膜3、背面侧的i型非晶硅膜5和p型非晶硅膜7的形成方法与图2的光生伏打元件500相同。
在形成i型非晶硅膜4和n型非晶硅膜6时，与i型非晶硅膜5和p型非晶硅膜7的端面对齐地覆盖金属掩模。由此，由i型非晶硅膜4、5覆盖n型单晶硅基板1的整个背面。其结果，防止n型单晶硅基板1的露出部中载流子的再结合，发电效率提高。
(第4实施方式)下面，说明本发明的第4实施方式。
图5是表示第4实施方式的光生伏打元件500c的结构的示意性剖面图。图5的光生伏打元件500c与图1的光生伏打元件500的不同之处在于，在n型单晶硅基板1的整个背面形成i型非晶硅膜4。由此，防止n型单晶硅基板1的露出部中载流子的再结合，发电效率提高。
下面，说明图5的光生伏打元件500c的制造方法。n型单晶硅基板1的主面侧的i型非晶硅膜2和防止反射膜3的形成方法与图2的光生伏打元件500相同。
在n型单晶硅基板1的整个背面形成i型非晶硅膜4之后，形成n型非晶硅膜6和p型非晶硅膜7。由此，不必形成i型非晶硅膜5，实现制造工序的缩短。
(第5实施方式)下面，说明本发明的第5实施方式。
图6是表示第5实施方式的光生伏打元件500d的结构的示意性剖面图。图6的光生伏打元件500d与图5的光生伏打元件500c的不同之处在于，在i型非晶硅膜4内形成杂质扩散层4a，在i型非晶硅膜4上的整个面中形成n型非晶硅膜6。
下面，说明图6的光生伏打元件500d的制造方法。n型单晶硅基板1的主面侧的i型非晶硅膜2和防止反射膜3的形成方法与图2的光生伏打元件500相同。
在i型非晶硅膜4上的部分区域上覆盖金属掩模。接着，通过等离子体掺杂法，在i型非晶硅膜4中掺杂高浓度的B等III族元素，形成杂质扩散层4a。之后，在i型非晶硅膜4上的整个面中形成n型非晶硅膜6。
在本实施方式中，由于削减了在形成n型非晶硅膜6时覆盖金属掩模的工序，所以可实现制造工序的缩短。另外，由于n型非晶硅膜6的膜厚非常小，所以杂质扩散层4a与n型非晶硅膜6之间的pn结基本上对发电效率不造成影响。
(第6实施方式)下面，说明本发明的第6实施方式。
图7是表示第6实施方式的光生伏打元件500e的结构的示意性剖面图。图7的光生伏打元件500e与图1的光生伏打元件500的不同之处在于，在p型非晶硅膜7的整个面中形成背面电极9，在n型非晶硅膜6的整个面中形成背面电极8。
下面，说明图7的光生伏打元件500e的制造方法。n型单晶硅基板1的主面侧的i型非晶硅膜2和防止反射膜3的形成方法与图2的光生伏打元件500相同。
使用在形成p型非晶硅膜7时所用的金属掩模来形成背面电极9，并使用在形成n型非晶硅膜6时所用的金属掩模来形成背面电极8。由此，可在p型非晶硅膜7的整个面上形成背面电极9，在n型非晶硅膜6的整个面上形成背面电极8。此时，由于降低金属掩模的定位次数，所以是有效的。
另外，在通过CVD法形成i型非晶硅膜4、5之前，通过网印法在i型非晶硅膜4与i型非晶硅膜5之间事先形成线状的树脂构成的发射(lift off)层。
此时，通过图5的方法，形成i型非晶硅膜4、5、n型非晶硅膜6和p型非晶硅膜7，并在n型非晶硅膜6、p型非晶硅膜7和发射层的整个面中形成背面电极，去除发射层。由此，可形成背面电极8、9。
另外，在形成图2的光生伏打元件500的n型非晶硅膜6和p型非晶硅膜7之后，在n型非晶硅膜6、p型非晶硅膜7和n型单晶硅基板1的露出部中形成背面电极，并通过激光划片(scribe)法，去除背面电极的不用区域，由此形成背面电极8、9。通过调整激光的照射条件，可选择地去除背面电极的局部区域。
此时，作为激光的种类，可使用激元激光器或YAG(钇铝石榴石)的SHG(第二谐波发生器)、THG(第三谐波发生器)等。
另外，也可使用机械划片法来代替激光划片法来去除背面电极的不用区域。
在本实施方式的光生伏打元件500e中，由于在n型非晶硅膜6和p型非晶硅膜7上的整个面中形成背面电极8、9，所以可从n型非晶硅膜6和p型非晶硅膜7来高效收集载流子。由此，光生伏打元件500e的发电效率提高。
(第7实施方式)下面，说明本发明的第7实施方式。
图8是表示第7实施方式的光生伏打元件500f的结构的示意性剖面图。图8的光生伏打元件500f与图7的光生伏打元件500e的不同之处在于，在i型非晶硅膜5与i型非晶硅膜4之间形成由树脂等构成的保护层12。
在形成i型非晶硅膜4、5之前，通过网印法事先形成保护层12，由此，在通过图7中说明的激光划片法、机械划片法等来去除背面电极的不用区域时，可防止对n型单晶硅基板1的损害。
(第8实施方式)下面，说明本发明的第8实施方式。
图9是表示第8实施方式的光生伏打元件500g的结构的示意性剖面图。图9的光生伏打元件500g与图7的光生伏打元件500e的不同之处在于，在n型单晶硅基板1的整个背面中形成i型非晶硅膜4。
在通过图5中说明的方法形成至i型非晶硅膜4之后，通过图7中说明的方法，通过形成n型非晶硅膜6、p型非晶硅膜7、背面电极8、9和集电极10、11，可制造图9的光生伏打元件500g。
在本实施方式的光生伏打元件500g中，因为在n型单晶硅基板1的整个背面中形成i型非晶硅膜4，所以在防止n型单晶硅基板1的露出部中的载流子的再结合的同时，在n型非晶硅膜6和p型非晶硅膜7上的整个面中形成背面电极8、9，所以可高效地从n型非晶硅膜6和p型非晶硅膜7收集载流子。由此，发电效率进一步提高。
(第9实施方式)下面，说明本发明的第9实施方式。
图10是表示第9实施方式的光生伏打元件500h的结构的示意性剖面图。图10的光生伏打元件500h与图7的光生伏打元件500e的不同之处在于，在n型单晶硅基板1的整个背面中形成i型非晶硅膜4的同时，在n型非晶硅膜6与p型非晶硅膜7之间形成由树脂等构成的保护层12。
在形成n型非晶硅膜6和p型非晶硅膜7之前，通过网印法事先形成保护层12，由此，在通过图7中说明的激光划片法、机械划片法等来去除背面电极的不用区域时，可防止对i型非晶硅膜4的损害。
在本实施方式的光生伏打元件500h中，因为在n型单晶硅基板1的整个背面中形成i型非晶硅膜4，所以在防止n型单晶硅基板1的露出部中的载流子的再结合的同时，在n型非晶硅膜6和p型非晶硅膜7上的整个面中形成背面电极8、9，所以可高效地从n型非晶硅膜6和p型非晶硅膜7收集载流子。由此，发电效率进一步提高。
(第10实施方式)下面，说明本发明的第10实施方式。
图11是表示本实施方式的光生伏打元件的结构的示意性剖面图。
在图11的光生伏打元件中，在i型非晶硅膜4上形成p型非晶硅膜7，以代替在图6的i型非晶硅膜4内设置杂质扩散层4a。
如图11所示，在n型单晶硅基板1的主面(表侧的面)上，依次形成i型非晶硅膜2(未掺杂非晶硅膜)和由氮化硅等构成的防止反射膜3。
在n型单晶硅基板1的背面，形成i型非晶硅膜4。在i型非晶硅膜4上的局部区域中，形成p型非晶硅膜7。在i型非晶硅膜4和p型非晶硅膜7上的整体中，形成n型非晶硅膜6。隔着n型非晶硅膜6，在p型非晶硅膜7上依次形成背面电极9和集电极11。在p型非晶硅膜7不存在的n型非晶硅膜6上的区域中，依次形成背面电极8和集电极10。在图11的光生伏打元件中，n型单晶硅基板1成为主要的发电层。
另外，由p型非晶硅膜7、n型非晶硅膜6、背面电极9和集电极11来构成正极100，由n型非晶硅膜6、背面电极8和集电极10来构成负极200。
背面电极8、9是由ITO(氧化铟锡)、SnO2(氧化锡)、ZnO(氧化锌)等构成的透明电极，集电极10、11由Ag(银)等构成。
i型非晶硅膜2的膜厚例如为10nm左右，防止反射膜3的膜厚例如为70nm左右，i型非晶硅，4的膜厚例如为15nm左右，n型非晶硅膜6的膜厚例如为20nm左右，p型非晶硅膜7的膜厚例如为10nm左右，背面电极8、9的膜厚例如为70nm左右，集电极10、11的膜厚例如为200nm左右，但不限于此。
另外，由于通过缩短n型单晶硅基板1与p型非晶硅膜7之间的载流子的行走距离来提高发电效率，所以最好p型非晶硅膜7的宽度比p型非晶硅膜7不存在的区域上的n型非晶硅膜6的宽度宽。
本实施方式的光生伏打元件的正极100，为了改善pn结特性，具有在n型单晶硅基板1与p型非晶硅膜7之间设置i型非晶硅4的HIT结构，就负极200来说，为了防止载流子再结合，具有在n型单晶硅基板1的背面设置i型非晶硅膜4和n型非晶硅膜6的BSF(Back SurfaceField)结构。
下面，说明图11的光生伏打元件500i的制造方法。首先，在真空室内加热洗净后的n型单晶硅基板1。由此，去除附着在n型单晶硅基板1表面上的水分。之后，向真空室内导入H2(氢)气，通过等离子体放电来进行n型单晶硅基板1表面的清洁。
接着，向真空室内导入SiH4(硅烷)气体和H2气，并通过等离子体CVD(化学淀积)法，在n型单晶硅基板1的主面上形成i型非晶硅膜2。接着，向真空室内导入SiH4气体和NH3(氨)气，在i型非晶硅膜2上，通过等离子体CVD法形成防止反射膜3。
接着，向真空室内导入SiH4气体和H2气，通过等离子体CVD法，在n型单晶硅基板1的背面形成i型非晶硅膜4。
接着，在i型非晶硅膜4的一部分覆盖金属掩模。接着，向真空室内导入SiH4气体、H2气和B2H6(乙硼烷)气，通过等离子体CVD法，在i型非晶硅膜4上，在i型非晶硅膜4上的去除金属掩模的部分中形成p型非晶硅膜7。
接着，向真空室内导入SiH4气体、H2气和PH3(磷化氢)气，通过等离子体CVD法，在p型非晶硅膜7和i型非晶硅4上形成n型非晶硅膜6。
之后，去除p型非晶硅膜7存在的区域，覆盖金属掩模，以便覆盖n型非晶硅膜6上。接着，通过溅射法，在n型非晶硅膜6上的去除金属掩模的部分，形成背面电极9和集电极11。
接着，在集电极11上覆盖金属掩模。接着，通过溅射法，在n型非晶硅膜6上的去除金属掩模的部分，形成背面电极8和集电极10。
在本实施方式的光生伏打元件中，不需要妨碍有效利用入射光的光入射面的导电型硅膜、透明电极和集电极。由此，在缩短制造工序、降低成本的同时，可最大限度地充分利用入射光，因此最大化输出电压和曲线因子。
并且，由于不使用金属掩模地在i型非晶硅4和p型非晶硅膜7上形成n型非晶硅膜6，所以可削减使用金属掩模的工序。其结果是，制造成本和制造时间被降低。
另外，由于n型非晶硅膜6的膜厚非常小，所以p型非晶硅膜7与n型非晶硅膜6之间的pn结基本上对发电效率不造成影响。
在本实施方式的防止反射膜3中使用氮化硅，但也可使用氧化硅。并且，在本实施方式的光生伏打元件中，因为存在于n型单晶硅基板1的主面上的表面缺陷终止于i型非晶硅膜2，所以防止反射膜3不必考虑主面的界面特性，只要是光透过性好且可防止入射光反射的材料即可。这里，硅的折射率约为3.4，在使用光生伏打元件时，覆盖光生伏打元件的EVA(乙烯-乙酸乙烯树脂)等密封材料的折射率约为1.5，所以若折射率为1.5～3.4，则可用作防止反射膜3。例如可举出表1中所示的材料。
另外，向本实施方式的p型非晶硅膜7中掺杂B(硼)作为杂质，但不限于此。例如，也可掺杂Al(铝)、Ga(镓)等III族元素来作为杂质。向n型非晶硅膜6中掺杂P(磷)作为杂质，但不限于此。例如，也可掺杂As(砷)等V族元素来作为杂质。另外，也可使用n型多晶硅基板来代替n型单晶硅基板1。并且，i型非晶硅膜2、4、n型非晶硅膜6和p型非晶硅膜7可包含微结晶硅。
另外，也可使用例如SiC(碳化硅)、SiGe(锗化硅)、Ge(锗)等其它IV族元素来代替本实施方式的n型单晶硅基板1、i型非晶硅膜2、4、n型非晶硅膜6和p型非晶硅膜7。
另外，在本实施方式的光生伏打元件中，在i型非晶硅膜4上的局部区域中形成p型非晶硅膜7，在i型非晶硅膜4和p型非晶硅膜7的整体上形成n型非晶硅膜6，但也可以在i型非晶硅膜4上的局部区域中形成n型非晶硅膜6，在i型非晶硅膜4和n型非晶硅膜6的整体上形成p型非晶硅膜7。
另外，在本实施方式的光生伏打元件中，使用n型单晶硅基板1，但不限于此。例如，也可在p型单晶硅基板的主面上形成i型非晶硅膜和氮化硅膜，并在背面设置与本实施方式的光生伏打元件500i一样的正极100和负极200。
(第11实施方式)下面，说明本发明的第11实施方式。
图12是表示本实施方式的光生伏打元件500j的结构的示意性剖面图。如图12所示，n型单晶硅基板1的主面上的结构与图11的光生伏打元件500i相同。
在n型单晶硅基板1背面的局部区域中，形成i型非晶硅膜5、p型非晶硅膜7、背面电极9和集电极11。在n型单晶硅基板1背面的其余区域和集电极11上的整体中，依次形成i型非晶硅膜4和n型非晶硅膜6。在i型非晶硅膜5和p型非晶硅膜7不存在的n型非晶硅膜6上的区域中，依次形成背面电极8和集电极10。
下面，说明图12的光生伏打元件的制造方法。在n型单晶硅基板1的主面上，与图11的光生伏打元件500i的制造方法一样，依次形成i型非晶硅膜2和防止反射膜3。
接着，在n型单晶硅基板1背面的一部分上覆盖金属掩模。接着，向真空室内导入SiH4气体和H2气，并通过等离子体CVD法，在n型单晶硅基板1背面的去除金属掩模的部分中形成i型非晶硅膜5。接着，向真空室内导入SiH4气体、H2气和B2H6气，在i型非晶硅膜5上，通过等离子体CVD法形成p型非晶硅膜7。接着，通过溅射法，在p型非晶硅膜7上形成背面电极9和集电极11。
接着，向真空室内导入SiH4气体和H2气，通过等离子体CVD法，在集电极11和n型单晶硅基板1上形成i型非晶硅4。接着，向真空室内导入SiH4气体、H2气和PH3(磷化氢)气，通过等离子体CVD法，在i型非晶硅4上形成n型非晶硅膜6。
接着，在集电极11存在的区域中，覆盖金属掩模，以便覆盖n型非晶硅膜6上。接着，通过溅射法，在n型非晶硅膜6上的去除金属掩模的部分，形成背面电极8和集电极10。
在本实施方式的光生伏打元件中，不需要妨碍有效利用入射光的光入射面的导电型硅膜、透明电极和集电极。由此，在缩短制造工序、降低成本的同时，可最大限度地充分利用入射光，因此最大化输出电压和曲线因子。
并且，由于不使用金属掩模地形成i型非晶硅4和n型非晶硅膜6，所以可削减使用金属掩模的工序。其结果，制造成本和制造时间被降低。
另外，由于i型非晶硅4和n型非晶硅膜6的膜厚非常小，所以通过将布线等接合在集电极11上的n型非晶硅膜6的部分上，可电连接集电极11与布线等。
另外，在本实施方式的光生伏打元件中，在n型单晶硅基板1背面的局部区域中，依次形成i型非晶硅膜5和p型非晶硅膜7，在n型单晶硅基板1背面的其余区域和集电极11上的整体中，依次形成i型非晶硅膜4和n型非晶硅膜6，但也可在n型单晶硅基板1背面的局部区域中，形成i型非晶硅膜5和n型非晶硅膜6，在n型单晶硅基板1背面的其余区域和集电极11上的整体中，依次形成i型非晶硅膜4和p型非晶硅膜7。
(实施例1)以下的实施例中，通过上述实施方式的方法来制作具有图5结构的光生伏打元件500c，并测定输出特性。表2中示出实施例的光生伏打元件的制作条件。
如表2所示，在形成p型非晶硅膜7时，使用H2气体稀释后的B2H6气体，设B2H6相对于SiH4的浓度为2％。另外，在形成n型非晶硅膜6时，使用H2气体稀释后的PH3气体，设PH3相对于SiH4的浓度为1％。
(比较例1)图13是表示比较例1的光生伏打元件的结构的示意性剖面图。
如图13所示，在n型单晶硅基板101的主面(表侧的面)上，依次形成i型非晶硅膜105(未掺杂非晶硅膜)和p型非晶硅膜107。在p型非晶硅膜107上，形成由ITO构成的表面电极109，在表面电极109上形成由Ag构成的梳子形的集电极111。
在n型单晶硅基板101的背面，依次形成i型非晶硅膜104和n型非晶硅膜106。在n型非晶硅膜106上，形成由ITO构成的背面电极108，在背面电极108上形成由Ag构成的梳子形的集电极110。在比较例1的光生伏打元件中，n型单晶硅基板101为主要的发电层。
在比较例1中，制作具有图13的结构的光生伏打元件，并测定输出特性。比较例1的光生伏打元件的各膜制作条件与实施例1一样。
(评价)测定实施例1和比较例1的光生伏打元件的输出特性。表3中示出实施例1和比较例1的光生伏打元件的输出特性。
如表3所示，实施例1的光生伏打元件的最大输出Pmax、开放电压Voc、短路电流Isc和曲线因子F.F.均为比比较例1的光生伏打元件高的值。
如上所述，可知实施例1的光生伏打元件具有比比较例1的光生伏打元件高的输出特性。
(实施例2、3)
在以下的实施例2、3中，利用上述实施方式的方法来分别制作具有图11和图12的结构的光生伏打元件，并测定了输出特性。表4中示出实施例2、3的光生伏打元件的制作条件。
如表4所示，在形成p型非晶硅膜7时，使用H2气体稀释后的B2H6气体，设B2H6相对于SiH4的浓度为2％。另外，在形成n型非晶硅膜6时，使用H2气体稀释后的PH3气体，设PH3相对于SiH4的浓度为1％。
(比较例2)在比较例2中，制作具有图13的结构的光生伏打元件，并测定了输出特性。比较例2的光生伏打元件的各膜制作条件与实施例2、3一样。
(评价)测定了实施例2、3和比较例2的光生伏打元件的输出特性。表5中示出实施例2、3和比较例2的光生伏打元件的输出特性。
如表5所示，实施例2的光生伏打元件的开放电压Voc和曲线因子F.F.的值比比较例2的光生伏打元件稍小，但最大输出Pmax和短路电流Isc为比比较例2的光生伏打元件高的值。
另外，实施例3的光生伏打元件的最大输出Pmax、开放电压Voc、短路电流Isc和曲线因子F.F.均为比比较例2的光生伏打元件高的值。
如上所述，可知实施例2、3的光生伏打元件具有比比较例2的光生伏打元件高的输出特性。
产业上的可利用性如上所述，在本发明的光生伏打元件中，可最大限度地充分利用入射光。另外，在本发明的光生伏打元件的制造方法中，可制造上述光生伏打元件。因此，本发明的光生伏打元件适于用作使用半导体结的光生伏打元件，本发明的光生伏打元件的制造方法适用于制造使用半导体结的光生伏打元件的用途中。
权利要求
1.一种光生伏打元件，其特征在于包括具有一个面和另一面的结晶类半导体；本征的第1非晶类半导体膜；包含表示一导电类型的杂质的第2非晶类半导体膜；第1电极；包含表示与所述一导电类型不同的另一导电类型的杂质的半导体层；和第2电极；在所述结晶类半导体的所述一个面的第1区域中，顺序形成所述第1非晶类半导体膜、所述第2非晶类半导体膜和所述第1电极，在所述结晶类半导体的所述一个面的第2区域中，顺序形成所述半导体层和所述第2电极。
2.根据权利要求1所述的光生伏打元件，其特征在于所述结晶类半导体包含表示所述一导电类型的杂质。
3.根据权利要求1所述的光生伏打元件，其特征在于所述半导体层是包含表示所述另一导电类型的杂质的第3非晶类半导体膜，还包括设置在所述结晶类半导体与所述第3非晶类半导体膜之间的本征第4非晶类半导体膜。
4.根据权利要求3所述的光生伏打元件，其特征在于所述结晶类半导体的所述第1区域的所述第1非晶类半导体膜与所述第2区域的所述第4非晶类半导体膜是连续的共同的非晶类半导体膜。
5.根据权利要求4所述的光生伏打元件，其特征在于有间隔地设置所述第2非晶类半导体膜和所述第3非晶类半导体膜，还包括设置在所述第2非晶类半导体膜和所述第3非晶类半导体膜之间的所述共同非晶类半导体膜表面的保护层。
6.根据权利要求3所述的光生伏打元件，其特征在于所述结晶类半导体的所述第1区域的所述第1非晶类半导体膜与所述第2区域的所述第4非晶类半导体膜彼此连接地形成。
7.根据权利要求6所述的光生伏打元件，其特征在于所述第2非晶类半导体膜与所述第3非晶类半导体膜彼此连接地形成。
8.根据权利要求1所述的光生伏打元件，其特征在于有间隔地设置所述第1区域和所述第2区域，还包括设置在所述第1区域和所述第2区域之间的所述结晶类半导体表面上的保护层。
9.根据权利要求1所述的光生伏打元件，其特征在于所述半导体层是向所述结晶类半导体的所述第2区域中掺杂表示所述另一导电类型的杂质的掺杂层。
10.根据权利要求1所述的光生伏打元件，其特征在于所述第2非晶类半导体膜是向所述第1非晶类半导体膜中掺杂表示所述另一导电类型的杂质的掺杂层。
11.根据权利要求1所述的光生伏打元件，其特征在于所述另一面实质上整个面都是光入射面。
12.根据权利要求1所述的光生伏打元件，其特征在于还包括设置在所述结晶类半导体的另一面上的防止反射膜。
13.根据权利要求12所述的光生伏打元件，其特征在于还具备设置在所述结晶类半导体的所述另一面与所述防止反射膜之间的本征第5非晶类半导体膜。
14.一种光生伏打元件，其特征在于包括具有一个面和另一面的结晶类半导体；形成于所述结晶类半导体的所述一个面中的本征的第1非晶类半导体膜；包含表示一导电类型的杂质的第2非晶类半导体膜；包含表示与所述一导电类型不同的另一导电类型的杂质的第3非晶类半导体膜；第1电极；和第2电极；在所述第1非晶类半导体膜的第1区域中形成所述第2非晶类半导体膜，在所述第1非晶类半导体膜的第2区域和所述第2非晶类半导体膜上形成所述第3非晶类半导体膜，在所述第1区域上的第3非晶类半导体膜的区域中形成所述第1电极，在所述第2区域上的第3非晶类半导体膜的区域中形成所述第2电极。
15.一种光生伏打元件，其特征在于包括具有一个面和另一面的结晶类半导体；本征的第1非晶类半导体膜；包含表示一导电类型的杂质的第2非晶类半导体膜；第1电极；本征的第3非晶类半导体膜；包含表示与所述一导电类型不同的另一导电类型的杂质的第4非晶类半导体膜；和第2电极；在所述结晶类半导体的一个面的第1区域中，形成所述第1非晶类半导体膜，在所述第1非晶类半导体膜上形成所述第2非晶类半导体膜，在所述第2非晶类半导体膜上形成所述第1电极，在所述结晶类半导体的所述一个面的第2区域和所述第1电极上，形成所述第3非晶类半导体膜，在所述第3非晶类半导体膜上形成所述第4非晶类半导体膜，在所述第2区域上的所述第4非晶类半导体膜的区域中形成所述第2电极。
16.一种光生伏打元件的制造方法，其特征在于包括在结晶类半导体的一个面的第1区域中形成本征的第1非晶类半导体膜的工序；在所述第1非晶类半导体膜上形成包含表示一导电类型的杂质的第2非晶类半导体膜的工序；在所述结晶类半导体的所述一个面的第2区域中形成包含表示与所述一导电类型不同的另一导电类型的杂质的半导体层的工序；在所述第2非晶类半导体膜上形成第1电极的工序；和在所述半导体层上形成第2电极的工序。
17.根据权利要求16所述的光生伏打元件的制造方法，其特征在于所述结晶类半导体的另一面实质上整个面都是光入射面。
18.根据权利要求16所述的光生伏打元件的制造方法，其特征在于还包括在所述结晶类半导体的另一面上形成防止反射膜的工序。
19.一种光生伏打元件的制造方法，其特征在于包括在结晶类半导体的一个面中形成本征的第1非晶类半导体膜的工序；在所述第1非晶类半导体膜的第1区域中形成包含表示一导电类型的杂质的第2非晶类半导体膜的工序；在所述第1非晶类半导体膜的第2区域和所述第2非晶类半导体膜上形成包含表示与所述一导电类型不同的另一导电类型的杂质的第3非晶类半导体膜的工序；在所述第1区域上的所述第3非晶类半导体膜的区域中形成第1电极的工序；和在所述第2区域上的所述第3非晶类半导体膜的区域中形成第2电极的工序。
20.一种光生伏打元件的制造方法，其特征在于包括在结晶类半导体的一个面的第1区域中形成本征的第1非晶类半导体膜的工序；在所述第1非晶类半导体膜上形成包含表示一导电类型的杂质的第2非晶类半导体膜的工序；在所述第2非晶类半导体膜上形成第1电极的工序；在所述结晶类半导体的所述一个面的第2区域和所述第1电极上形成本征的第3非晶类半导体膜的工序；在所述第3非晶类半导体膜上形成包含表示与所述一导电类型不同的另一导电类型的杂质的第4非晶类半导体膜的工序；和在所述第2区域上的所述第4非晶类半导体膜的区域中形成第2电极的工序。
全文摘要
本发明提供一种光生伏打元件，在n型单晶硅基板的主面上，依次形成i型非晶硅膜和由非晶氮化硅等构成的防止反射膜。在n型单晶硅基板的背面，相邻地设置正极和负极。正极包含依次形成于n型单晶硅基板背面上的i型非晶硅膜、p型非晶硅膜、背面电极和集电极。负极包含依次形成于n型单晶硅基板背面上的i型非晶硅膜、n型非晶硅膜、背面电极和集电极。
文档编号H01L31/075GK1601759SQ20041008018
公开日2005年3月30日 申请日期2004年9月24日 优先权日2003年9月24日
发明者寺川朗, 浅海利夫 申请人:三洋电机株式会社