专利名称：内建自我测试锁相回路的抖动信号电路装置及其方法
技术领域：
本发明涉及一种内建自我测试锁相回路的抖动信号电路装置及其方法，尤指一种测试电路设计内建于锁相回路电路是统中进行抖动信号的测试。
背景技术：
在电子相关产品效能日益提升的趋势下，电子产品中所运用的集成电路(IC)组件其电路设计也就越来越复杂，IC组件置入了更多数以万计的晶体管，IC的各项效能测试的条件难度也就越来越严格。伴随着系统单芯片(System ona chip)的推广与应用，IC测试成本占IC销售价格的百分比不断提高下，测试技术一跃成为IC效能价格比(Performance/Price)中一个重要的研究课题。
锁相回路(PLL)常见运用在芯片时脉合成、串行数据流的位符号计时复原(Bit and symbol timing recovery)及通讯系统中分频多重进接(Frequencydivision multiple access)技术的射频载波(Radio frequency carrier)等领域。在针对锁相回路进行测试时最感到困扰的问题即是在输入信号为高频信号下，发生了异常的信号抖动情形，此时锁相回路中抖动信号的频率可能数倍或乃至数百倍于原先的输入信号频率，而造成不易测试出此一高频抖动信号的困境，或必须使用昂贵的高精密测试仪器进行测试来解决此问题。
如图1所示，为公知锁相回路的抖动信号测试电路装置，是包含有一检相器11电性连接于一输入信号01；一滤波器22电性连接在检相器11；一电压控制振荡器33电性连接于滤波器22；一分频器44电性连接于电压控制振荡器33及检相器11；其中电压控制振荡器33输出一输出信号02，分频器44输出一反馈信号03电性连接至检相器11。
锁相回路工作原理为，检相器11比较输入信号01与分频器44输出的反馈信号03的相位，而输出一正比于二者相位差的直流电压。滤波器22滤除自检相器11所输出非所需的频率及噪声信号。经放大的直流电压输入电压控制振荡器33后，产生一多种频率输出的输出信号02，输出信号01经过分频器44降频某一倍数(假设为N倍)的频率后输出一反馈信号03至检相器11。最后相位锁定后，反馈信号03频率几乎相近于输入信号01，而输出信号02为N倍频率于输入信号01。
当输入信号01发生了信号抖动问题，尽管在抖动频率范围极小的情况下，经过N倍的放大，在输出信号02将为显示出极高频的信号下，此时测试抖动信号将面临极严峻的高频测试条件，此一情况，在锁相回路运用在高频通讯时将产生更严重的高频的抖动信号。在高频信号处理不易下，为此，产业界在高频条件下，测试锁相回路时便需要购置昂贵的高频测试仪器设备与耗费更多的测试时间。
因此，由上可知，上述公知锁相回路的抖动信号测试电路装置，在实际使用上，显然有不便与缺点存在，需加以改善。
所以，发明人根据上述缺点，，提出一种设计合理且有效改善上述缺点的发明。
发明内容
本发明的用途是为解决测试锁相回路的抖动信号时所遭遇的高频信号不易处理与测试的问题，为了达成上述的目的，本发明提供一种内建自我测试锁相回路的抖动信号电路装置及方法，是包含一锁相回路单元，用以产生一频率稳定及一多频输出的信号；一输入信号，是电性连接于该锁相回路单元，用以提供其工作所需的频率信号；一降频单元，是电性连接于该锁相回路单元与该输入信号，用以降低信号的频率；一信号转换单元，是电性连接于该降频单元，用以进行信号转换；一信号运算单元，是电性连接于该信号转换单元，用于取得信号间的差值；以及一自测输出信号，是电性连接于该信号转换单元，用以呈现该锁相回路单元的抖动信号发生问题；借此，该锁相回路单元输出一反馈信号与该输入信号分别输入该降频单元；及其中该信号转换单元传送信号至该信号运算单元进行运算并取得信号间的差值后，该信号运算单元将该差值信号输出回该信号转换单元。
经过信号降频、信号转换、信号运算等本发明内建自我测试锁相回路的抖动信号电路装置运行方法后，将可有效降低测试锁相回路的抖动信号时所遭遇的高频信号。为了能更进一步了解本发明的特征及技术内容，请参阅本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制。
图1是公知锁相回路的抖动信号测试电路装置方块示意图；图2是本发明内建自我测试锁相回路的抖动信号电路装置方块示意图；图3是本发明内建自我测试锁相回路的抖动信号电路装置的内建自我测试电路单元方块示意图；图4是接振荡电路示意图；图5是发明内建自我测试锁相回路的抖动信号电路运行方法流程示意图。符号说明公知01输入信号 02输出信号03反馈信号 11检相器22滤波器 33电压控制振荡器44分频器本发明01输入信号 20自测输出信号03反馈信号 11检相器22滤波器 33电压控制振荡器44分频器 55锁相回路单元66降频单元 77信号转换单元88信号运算单元 661第一分频器
662第二分频器 771第一频率电压转换器772第二频率电压转换器 773电压频率转换器99内建自测单元具体实施方式
如图2所示，为本发明内建自我测试锁相回路的抖动信号电路装置，是包含有一锁相回路单元55，锁相回路单元55用以产生一频率稳定及一多频输出的信号，另外提供一输入信号01电性连接于锁相回路单元55，用以提供锁相回路单元55工作所需的频率信号。接着输入信号01与该锁相回路单元55所产生的一反馈信号03电性连接于一降频单元66，降频单元66进行降低输入信号01与反馈信号03的频率，然后降频单元66的输出端电性连接一信号转换单元77，而信号转换单元77主要为进行信号转换工作。
另一信号运算单元88，是电性连接于信号转换单元77，信号转换单元在进行信号转换后将信号传至信号运算单元88，而信号运算单元88是进行取得信号间的差值的动作，信号运算单元88输出端连接回信号转换单元77再进行信号转换。最后信号转换单元77输出一自测输出信号20，自测输出信号20用以呈现该锁相回路单元55的抖动信号情形。
配合图2，如前述的锁相回路单元55包含有一检相器11电性连接于一输入信号01；一滤波器22电性连接于检相器11；一电压控制振荡器33电性连接于滤波器22；一分频器44电性连接于电压控制振荡器33及检相器11；其中电压控制振荡器33输出一输出信号02，分频器44输出一反馈信号03电性连接至检相器11。该滤波器22可为一高通滤波器、环形滤波器或低通滤波器。
如图3所示，是须配合图2作一说明，图3为本发明内建自我测试锁相回路的抖动信号电路装置的内建自我测试电路单元，降频单元66包含有第一分频器661与第二频器662。第一分频器661接收输入信号01，第二分频器662接收反馈信号03，第一分频器661与第二分频器662对各接收的信号进行信号降频处理，其中第一分频器661与第二分频器662应为分频倍数相同的分频器。
如上述的信号转换单元77包含有第一频率电压转换器771、第二频率电压转换器772及电压频率转换器773。第一频率电压转换器771接收第一分频器661所输出的降频信号，第二频率电压转换器772接收第二分频器662所输出的降频信号，第一频率电压转换器771与第二频率电压转换器772将各自所接收的降频信号，由频率信号转换为电压信号。其中第一频率电压转换器771与第二频率电压转换器772应为转换功效相同的频率电压转换器。
如前述的信号运算单元88，接收第一频率电压转换器771所输出的电压信号与第二频率电压转换器772所输出的电压信号。信号运算单元88对第一频率电压转换器771与第二频率电压转换器772所各自输出的电压信号进行电压信号相减的运算，并取得电压信号间的差值后，将此一电压差值信号输出至信号转换单元77中的电压频率转换器773，其中信号运算单元88是可为一减法器。而电压频率转换器773将此一电压差值信号由电压信号转换为频率信号，并输出一自测输出信号20。
如前述的电压频率转换器773可设计如图4所示的电压信号转换为频率信号的串接振荡电路，该串接振荡电路是将奇数个反相器G串接起来形成一回路，利用每个反相器G的时间延迟关系来达成振荡信号输出。其中每个反相器G分别形成一增益级，每一增益级本身内部有一等效RC充放电时间特性。该串接振荡电路的振荡周期则与每一增益级的时间延迟及其等效RC充放电时间常数有关。
如图5所示，为本发明内建自我测试锁相回路的抖动信号电路运行方法，首先提供一频率信号作为输入信号输入至一锁相回路单元(S100)；而锁相回路在相位锁定后，将产生一频率相近于该输入信号的反馈信号(S102)；接着将传送该输入信号与该反馈信号至一降频单元(S104)；之后该降频单元以相同的降频倍数降频处理该输入信号与该反馈信号(S106)；然后将该输入信号与该反馈信号由频率信号转换为电压信号(S108)；紧接着执行电压信号相减运算，以取得信号间的差值(S110)；再将该电压差值信号由电压信号转换为频率信号，并作为一自测输出信号(S112)；最后测试该自测输出信号，以判断该锁相回路的抖动信号发生情形(S114)。
本发明除了可有效降低测试锁相回路的抖动信号时所遭遇的高频信号外，尚包括以下众多优点，首先本发明内建自我测试锁相回路的抖动信号电路装置不会对锁相回路造成损坏影响并可得到几乎真实呈现的锁相回路的抖动输出信号，其次本发明不需要更改锁相回路的原始设计形状更不需要增加额外的记忆装置。
综上所述，本发明实为一前所未有的发明创作电路装置与方法，极具产业上利用性、新颖性及进步性，符合发明专利申请要件。
但以上所述，仅为本发明的较佳可行实施例的详细说明与图式，并非因此局限本发明的权利要求范围，凡运用本发明说明书及图式内容等效变化实施例，均同理都包含于本发明的范围内容，任何熟悉该项技术者在本发明的领域内，可轻易思及的变化或修饰都涵盖本发明的权利要求中。
权利要求
1.一种内建自我测试锁相回路的抖动信号电路装置，其特征在于包含一锁相回路单元，是用以产生一频率稳定及一多频输出的信号；一输入信号，是电性连接于该锁相回路单元，用以提供其工作所需的频率信号；一降频单元，是电性连接于该锁相回路单元与该输入信号，用以降低信号的频率；一信号转换单元，是电性连接于该降频单元，用以进行信号转换；一信号运算单元，是电性连接于该信号转换单元，用于取得信号间的差值；以及一自测输出信号，是电性连接于该信号转换单元，用以呈现该锁相回路单元的抖动信号发生情形；借此，该锁相回路单元输出一反馈信号与该输入信号分别输入该降频单元；及其中该信号转换单元传送信号至该信号运算单元进行运算并取得信号间的差值后，该信号运算单元将该差值信号输出回该信号转换单元。
2.如权利要求1所述的内建自我测试锁相回路的抖动信号电路装置，其特征在于该锁相回路单元是包含有一检相器，是电性连接该输入信号；一滤波器，是电性连接该检相器，用于过滤非所需的频率与噪声；一电压控制振荡器，是电性连接该滤波器，用于产生一频率某倍数于该输入信号的多频信号；以及一分频器，是分别电性连接该电压控制振荡器及该检相器以及该降频单元，用于分频某倍数于该电压控制振荡器所产生的多频信号，最后输出一反馈信号连接至该检相器与该降频单元。
3.如权利要求2所述的内建自我测试锁相回路的抖动信号电路装置的锁相回路单元，其中该滤波器是为一高通滤波器、一环形滤波器或一低通滤波器。
4.如权利要求1所述的内建自我测试锁相回路的抖动信号电路装置，其特征在于该降频单元是包含有一第一分频器，是电性连接该输入信号，用为分频该输入信号的频率，该第一分频器是为分频倍数相同的分频器且为转换功效相同的频率电压转换器；及一第二分频器，是电性连接该锁相回路的分频器所输出的反馈信号，用于分频该反馈信号的频率，该第二分频器是为分频倍数相同的分频器且为转换功效相同的频率电压转换器。
5.如权利要求1所述的内建自我测试锁相回路的抖动信号电路装置，其特征在于该信号转换单元是包含有一第一频率电压转换器，是电性连接该第一分频器，用于将频率信号转换为电压信号；一第二频率电压转换器，是电性连接该第二分频器，用于将频率信号转换为电压信号；及一电压频率转换器，是电性连接该信号运算单元，用于将电压信号转换为频率信号。
6.一种内建自我测试锁相回路的抖动信号电路运行方法，其特征在于该方法包含有下列步骤提供一输入信号至一锁相回路单元；产生该锁相回路所输出的一反馈信号；传送该输入信号及该反馈信号至一降频单元；降频处理该输入信号及该反馈信号；转换信号形态；运算信号间的差值，并输出一电压差值信号；转换该电压差值信号形态并作为一自测输出信号；以及测试该自测输出信号，以判断该锁相回路的抖动信号发生情形。
7.如权利要求6所述的内建自我测试锁相回路的抖动信号电路运行方法，其特征在于所述的提供一输入信号至一锁相回路单元的步骤中所提供该输入信号，是为一频率信号。
8.如权利要求6所述的内建自我测试锁相回路的抖动信号电路运行方法，其特征在于所述的降频处理该输入信号及该反馈信号的步骤中，该输入信号与该反馈信号降频倍数相同。
9.如权利要求6所述的内建自我测试锁相回路的抖动信号电路运行方法，其特征在于所述的转换信号型态的步骤中，是将频率信号转换为电压信号。
10.如权利要求6所述的内建自我测试锁相回路的抖动信号电路运行方法，其特征在于所述的转换该电压差值信号形态的步骤中，是将电压信号转换为频率信号。
全文摘要
一种内建自我测试(BIST)锁相回路(PLL)的抖动(Jitter)信号电路装置及其方法，用以解决测试锁相回路的抖动信号时所遭遇的高频信号不易处理与测试的问题。该内建自我测试锁相回路的抖动信号电路装置，是包含一锁相回路单元电性连接一降频单元，该降频单元电性连接一信号转换单元，另一信号运算单元电性连接该信号转换单元，提供一输入信号至该锁相回路单元使其运行后，由该信号转换单元输出一自测输出信号，该自测输出信号可呈现该锁相回路单元的抖动信号发生情形。本发明目的是为降低测试锁相回路的抖动信号时所遭遇的高频信号。
文档编号H03L7/08GK1763552SQ20041008652
公开日2006年4月26日 申请日期2004年10月21日 优先权日2004年10月21日
发明者陈昱辰 申请人:扬智科技股份有限公司