专利名称：压电薄膜谐振器与滤波器的制作方法
技术领域：
本发明一般涉及压电薄膜谐振器与滤波器，更具体地，涉及具有相互交叠的上电极和下电极，且一压电膜介于该上电极和下电极之间的压电薄膜谐振器，以及由这种压电薄膜谐振器形成的滤波器。
背景技术：
由于高频无线设备(如便携式电话设备)的快速发展，对在从900MHz至5GHz高频下使用的尺寸小、重量轻的高频滤波器的需求日益增加。在这个领域中，使用主要由表面声波器件制成的滤波器。最近，压电薄膜谐振器展示出了优异的特性(尤其是在高频)，并且可以做得尺寸更小而变成单片型的设备，因而受到了关注。包含这些压电薄膜谐振器的滤波器也受到关注。
压电薄膜谐振器的例子包括FBAR(薄膜腔声谐振器，Film BulkAcoustic Resonator)型和SMR(固态装配谐振器，Solidly MountedResonator)型的谐振器。美国专利第6,291,931号(下文将称之为“专利文件1”)的图1中公开了FBAR型的压电薄膜谐振器。在这种压电薄膜谐振器中，在压电膜的两侧设置上电极和下电极。将压电膜夹在中间的上电极和下电极彼此相对的区域为一隔膜区。尽管在专利文件1的附图中没有示出，但下电极、压电膜、以及上电极形成在衬底上，并且一空腔形成在上电极和下电极彼此相对的区域正下方的衬底中。该空腔是通过从衬底底部刻蚀衬底形成的。另选地，该空腔也可以经过衬底的上表面、利用一牺牲层形成。SMR型的压电薄膜谐振器在专利文件1的图2中公开。利用通过交替层叠具有高的声阻抗的膜与具有低的声阻抗的膜形成的声学反射膜取代衬底中的空腔，所述声学反射膜的膜厚为弹性波的1/4波长。
在上述的各个压电薄膜谐振器中，在上电极和下电极之间供应高频电信号，以通过逆压电效应(Inverse piezoelectric effect)在压电膜中激发弹性波。同时，由于压电效应，弹性波导致的失真将转换为电信号。弹性波被与空气接触的上电极及下电极的面完全反射。在如下这样的频率下会引起谐振上电极、压电膜以及下电极的总的膜厚H为弹性波的1/2波长的整倍数(n倍)。当由材料决定的弹性波的传播速度表示为V时，谐振频率F表示为F＝nV/2H。以这种方式，可通过调整膜厚来控制谐振频率。因此，可以得到具有预期的频率特征的压电薄膜谐振器。
梯形滤波器为具有预定通带区并具有以类似梯形方式按串联支路和并联支路排列的压电薄膜谐振器的带通滤波器。
在大量信息被处理的今天，强烈期望高频无线设备采用宽带滤波器。为提供宽带设备，需要每一个都具有高的机电耦合系数(k2)的多个谐振器。为此，建议了如下的传统的技术。
按照第一种传统技术，压电膜由具有比氮化铝(AlN)和氧化锌(ZnO)更高的机电耦合系数的、并被广泛用作压电陶瓷的锆钛酸铅(leadzirconate titanate，PZT)或钛酸铅(PbTiO3)制成(现有技术1)。
按照第二种传统技术，改进压电膜的配向以增加机电耦合系数(现有技术2)。例如，在压电膜由氮化铝制成的情况下的压电膜的配向和机电耦合系数之间的关系被“Piezoelectric Materials for BAWResonators and Filters(H.P.Lobl，et al.，pp 807-811，2001 IEEEUltrasonics Symposium，IEEE，美国)”所公开。
按照第三种传统技术，通过控制压电膜与上电极和下电极的膜厚比可以增加机电系数(现有技术3)。例如，专利文件1公开了在上电极和下电极由钨、铝、金或铜制成的情况下，机电耦合系数与压电膜的膜厚和上电极与下电极的总膜厚的比之间的关系。
然而，根据现有技术1，很难形成高质量的PZT薄膜或PbTiO3薄膜，并且无法得到实用的谐振特性。根据现有技术2，为获得具有合适配向的压电膜以增加机电耦合系数，需要进行许多控制和管理操作，以控制和管理用做压电膜的基底(base)的材料、基底的表面粗糙度、以及形成压电膜的条件。如果这些控制和管理操作不充分，则晶片面中以及批量产品之间，配向可能会变得不稳定，导致谐振特性的不稳定。根据现有技术3，为了增大机电耦合系数，需要压电膜的膜厚跟上电极和下电极的膜厚和的比低。然而，随着上电极和下电极变薄，电极的电阻增大，导致插入损失的权衡(tradeoff)。
发明内容
因此本发明的目的是提供一种压电薄膜谐振器和滤波器以消除上述的缺点。
本发明的一个更具体的目的是提供一种压电薄膜谐振器，其具有通过简单方法获得的更高的机电耦合系数，而又不降低其它特性。本发明的另一具体目的是提供一种由这样的压电薄膜谐振器形成的滤波器。
根据本发明的一个方面，提供了一种压电薄膜谐振器，包括形成于衬底上的下电极；形成于所述下电极上的压电膜；以及形成于所述压电膜上的上电极，该上电极具有比下电极更厚的膜厚。
当结合附图阅读如下的详细说明时，本发明的其它目的、特征和优点将更加明显，在附图中图1A为根据本发明第一实施例的压电薄膜谐振器的俯视图；图1B为所述压电薄膜谐振器的沿线A-A截取的剖视图；图2为根据本发明第二实施例的压电薄膜谐振器的剖视图；图3为根据本发明第三实施例的压电薄膜谐振器的剖视图；图4示出了根据本发明第三实施例的压电薄膜谐振器中与t1/t2相关的机电耦合系数；图5示出了根据本发明第三实施例的压电薄膜谐振器中与d1/d2相关的机电耦合系数；图6示出了根据本发明第三实施例的压电薄膜谐振器中与d1/d2相关的谐振阻抗；图7为作为本发明第二或第三实施例的变型例的压电薄膜谐振器的剖视图；图8A为根据本发明第四实施例的滤波器的俯视图；图8B为根据第四实施例的滤波器的剖视图；以及图9示出了根据第四实施例的在滤波器的通带邻域的插入损失。
具体实施例方式
下面为参照附图对本发明实施例的描述。
第一实施例本发明的第一实施例为具有约为2GHz的谐振频率的压电薄膜谐振器的例子。图1A及图1B图示了根据第一实施例的压电薄膜谐振器的结构。图1A为压电薄膜谐振器的俯视图，图1B为沿着线A-A截取的压电薄膜谐振器的剖视图。所述压电薄膜谐振器包括形成于衬底10上的下电极12，形成于所述下电极12上的压电膜14，以及形成于所述压电膜14上的上电极。所述压电膜14具有使所述的下电极12和压电膜14电连接的开口20。在上电极16和下电极12彼此相对的区域(隔膜区域)22的正下方的衬底10中形成空腔18。所述空腔18略大于区域22。上电极16、压电膜14、和下电极12的厚度分别为t1、d2、和t2，t1+t2为d1。上电极16和下电极12彼此相对的区域22具有228×163μm的椭圆形状。
下面描述压电薄膜谐振器的制造方法。首先，通过溅射在硅衬底10上形成钼(Mo)膜作为下电极12。再利用传统的曝光技术和刻蚀技术从所述钼膜上去除预定的部分来完成所述的下电极12。形成具有配向性的、主轴为(002)方向的氮化铝(AlN)膜作为压电膜14，并且通过溅射形成钼(Mo)膜作为上电极16。再利用传统的曝光技术和刻蚀技术从所述钼膜上去除预定的部分来完成所述的上电极16。
然后，将用于干刻蚀以通过传统的曝光技术形成通孔的抗蚀剂(resist)图案形成在硅衬底10的底面上。在硅衬底10上进行干刻蚀以在衬底10上形成将成为空腔18的通孔。所述干刻蚀通过交替地重复利用SF6的刻蚀和利用C4F8形成侧壁保护膜来完成。经过这样的工序，可以形成空腔18，其侧壁基本上垂直于Si衬底10的上下面。由此，完成了根据本发明第一实施例的压电薄膜谐振器。
作为具有这样的结构的压电薄膜谐振器的例子，谐振器1和谐振器2是在如表1所示的条件下制造的。在各个所述谐振器中，压电膜14的膜厚为1250nm。在谐振器1中，上电极16厚于下电极12，上电极16的厚度为320nm，下电极12的厚度为260nm。另一方面，在谐振器2中，上电极16与下电极12具有相同的厚度，都为290nm。谐振器1和2利用相同的制备方法制备，只是上电极16和下电极12的厚度不同。
表1
当对两个谐振器1和2评价机电耦合系数时，谐振器1显示出7.0％的机电耦合系数，谐振器2显示出6.7％的机电耦合系数。如此，可以通过使上电极16厚于下电极12而增大机电耦合系数。
第二实施例第二实施例是具有约为2GHz的谐振频率的压电薄膜谐振器的另一例子。在本示例的结构中，在上电极16之上以及下电极12之下设置薄膜层，并且各电极的材料由钌代替。图2为根据第二实施例的压电薄膜谐振器的剖视图。该压电薄膜谐振器除了具有以下不同外，其他都与第一实施例的压电薄膜谐振器相同上电极16和下电极12由钌制成，在下电极12的下方形成下薄膜层24，上电极16的上方形成上薄膜层26，并且上电极16与下电极12相对的区域为248×177μm的椭圆形。
作为各具有这样的结构的压电薄膜谐振器的例子，谐振器1、谐振器2、以及谐振器3是在如表2所示的条件下制备的。在各个谐振器中，压电膜14的膜厚为1150nm，所述上薄膜层26由铬制成且膜厚为20nm，下薄膜层24由铬制成且膜厚为100nm。在谐振器1中，上电极16厚于下电极12，上电极16的膜厚为263nm，下电极12的膜厚为237nm。在谐振器2中，上电极16和下电极12具有相同的膜厚，都为250nm。在谐振器3中，上电极16薄于下电极12，上电极16的膜厚为237nm，下电极12的膜厚为263nm。谐振器1、2和3利用相同的制备方法制备，只是上电极16和下电极12的膜厚不同。
表2
当对三个谐振器1、2和3评价机电耦合系数时，谐振器1显示7.0％的机电耦合系数，谐振器2显示6.8％的机电耦合系数，谐振器3显示6.7％的机电耦合系数。如此，通过使上电极16厚于下电极12可以增大机电耦合系数。
第三实施例第三实施例是具有约为2GHz的谐振频率的压电薄膜谐振器的另一例子。在本示例结构中，上电极16与下电极12由钌制成，并且在下电极12的下方设置薄膜层24。图3为根据第三实施例的压电薄膜谐振器的剖视图。本实施例与第二实施例相同，只是没有在上电极16上形成上薄膜层26。换句话说，在下电极12之下设置了薄膜层24，而未在上电极16之上设置薄膜层26。
作为各具有这样的结构的压电薄膜谐振器的例子，在表3所示的条件下制备了谐振器1与谐振器2。在各个谐振器中，下薄膜层24由铬制成并具有50nm的膜厚。将谐振器1设计为上电极16的膜厚为t1nm，下电极12的膜厚为t2nm，压电膜14的膜厚为1210nm，并且t1+t2为500nm。将谐振器2设计为上电极16的膜厚为t1nm，下电极12的膜厚为t2nm，压电膜14的膜厚为d2nm，并且t1/t2为1.1。上电极16和下电极12的膜厚的总和t1+t2为d1。
表3
图4示出了谐振器1中机电耦合系数与t1/t2之间的关系。t1/t2越大，所述机电耦合系数越高，并且在t1/t2大约为1.6时开始降低。在上电极16和下电极12具有相同的膜厚t1/t2＝1时，所述机电耦合系数为7.0％。当t1/t2大于3时，所述机电耦合系数低于7.0％。因此，为了得到7.0％或更高的机电耦合系数，优选地设置1＜t1/t2＜3的关系。更优选地，t1/t2应大于1.1而小于2.6，以得到7.05％或更高的机电耦合系数。更更优选地，t1/t2应大于1.2而小于2.3，以得到7.1％或更高的机电耦合系数。
图5示出了谐振器2中机电耦合系数与d1/d2之间的关系。如图5所示，d1/d2越小，所述机电耦合系数越高。与在谐振器1中一样，为了得到7.0％或更高的机电耦合系数，d1/d2应优选地小于1。更优选地，d1/d2应小于0.7以得到7.05％或更高的机电耦合系数。更更优选地，d1/d2应小于0.5以得到7.1％或更高的机电耦合系数。
图6示出了谐振器2中谐振阻抗与d1/d2之间的关系。随着谐振阻抗增高，插入损失变大。如图6所示，随着d1/d2变小，谐振阻抗增高。这是由于，当d1/d2变小时，上电极16和下电极12的膜厚会相对变薄。如果d1/d2变为0.1或更小，则谐振阻抗会很快增大到超过2Ω，插入损失也会增大。因此，优选地，d1/d2应大于0.1。由于d1/d2为0.2或更小时谐振阻抗将增大到超过1.5Ω，因而更优选地，d1/d2应大于0.2。由于d1/d2为0.5或更小时谐振阻抗将逐渐增大到超过1Ω，因而更更优选地，d1/d2应大于0.5。
如上所述，上电极16和下电极12主要包含钌，d1/d2大于0.1但小于1。这样可以抑制谐振阻抗并得到更高的机电耦合系数。
图7为作为第二或第三实施例的变型例的压电薄膜谐振器的剖视图。在此压电薄膜谐振器中，上电极16之上设置有薄膜层26，但在下电极12的下方未提供薄膜层。该结构的其它方面都与第二及第三实施例相同。在此结构中，通过使上电极16的膜厚大于下电极12的膜厚，也可以获得更高的机电耦合系数。
在第二和第三实施例及其变型例中，即使至少在下电极12下方的区域或上电极16上方的区域设置了薄膜层，通过使上电极16的膜厚大于下电极12的膜厚也可以增大机电耦合系数。下薄膜层24为金属膜或绝缘膜，作为在衬底10中形成空腔18的情况下的刻蚀阻挡层、作为具有受控的表面以调整压电膜14的配向的配向控制层、或者作为加强上电极16和下电极12彼此相对的区域的加强层。上薄膜层26为金属膜或绝缘膜，可以作为用于调整谐振频率的频率调整膜，或作为保护压电薄膜谐振器的保护膜。在第二和第三实施例中，上薄膜层26为频率调整膜，下薄膜层24为刻蚀阻挡层。
在第一、第二及第三实施例中，通过使上电极16的膜厚大于下电极12的膜厚就可以增大机电耦合系数，而不管上电极16及下电极12的材料。同样，当1＜t1/t2＜3时，还可以得到更大的机电耦合系数。如同将在实施例4中进一步看到的，插入损失不会增大。因此，简单地通过使上电极的膜厚大于下电极的膜厚，就可以获得具有更高的机电耦合系数而又不降低任何特性的压电薄膜谐振器。
为什么通过使上电极16厚于下电极12就可以增大机电耦合系数的原因不清楚。但是，有可能是驻波(standing wave)的中心在彼此谐振的下电极12、压电膜14和上电极16的堆叠膜结构中稍微偏离中间而接近底部，通过增加上电极16的膜厚可以使驻波的中心更接近压电膜14的中心。
第四实施例第四实施例是包括根据第二实施例制造的谐振器1的梯形滤波器的例子。该滤波器包括压电薄膜谐振器。作为比较例，还形成了包括结合第二实施例制造的谐振器2的梯形滤波器。图8A和图8B示出了为根据第四实施例和比较例的滤波器的结构。图8A为滤波器的俯视图，图8B为沿着线A-A截取的滤波器的剖视图。与第二实施例相同的部分采用与第二实施例中相同的标号来表示。除了上薄膜层26的膜厚外，该实施例中各个谐振器的结构与第二实施例的结构相同。压电薄膜谐振器S1、S2、S3和S4以串联支路排列，压电薄膜谐振器P1、P2和P3以并联支路排列。各个并联支路压电薄膜谐振器P1、P2和P3的上薄膜层26的膜厚为100nm，这样并联支路的谐振频率可以低于串联支路的谐振频率。由此，可以得到带通滤波器特性。
图9示出了第四实施例及比较例的通带附近的插入损失。在图中，实线表示第四实施例，虚线表示比较例。2dB时的通带宽度在第四实施例中为72.3MHz，而在比较例中为66.7MHz。插入损失在通带中没有增加。这是由于第四实施例中采用的第二实施例的各个谐振器1具有更高的机电耦合系数。这样，简单地通过使上电极的膜厚大于下电极的膜厚，就可以提供具有更高的机电耦合系数和更宽的通带的滤波器，而不会有任何特性的降低。
虽然第四实施例中的梯形滤波器采用了第二实施例的谐振器1，其也可以采用第一实施例或第三实施例的谐振器。这些谐振器也可以用于梯形滤波器以外的滤波器。在任何情况下，都可以取得与第四实施利中的相同的效果。虽然在第四实施例的表面没有形成保护膜，但也可以采用保护膜。
在第一至第四各个实施例中，上电极16和下电极12可能是由具有高的声阻抗的材料制成，由此以提高抗谐振特性。上电极16和下电极12也可以由具有低电阻的材料制成，以提高谐振特性。具有高的声阻抗的材料通常至少包括实施例中采用的钼(Mo)或钌(Ru)，或者包括如下材料中的至少一种铱(Ir)、铼(Re)、钨(W)、铑(Rh)、铂(Pt)以及钽(Ta)。具有低电阻的材料通常包括以下材料中的至少一种银(Ag)、铜(Cu)、金(Au)、以及铝(Al)。如在第一至第四实施例中，上电极16和下电极12由相同的材料制成，如此以得到具有更高确定性的机电耦合系数。
第一到第四各个实施例中的压电膜14由具有以(002)方向为主轴的配向的氮化铝制成。从而，可以得到高质量的薄膜，并可以得到稳定的谐振特性。基于同样的理由，压电膜14也可以由氧化锌(ZnO)替代地制成。
另外，将压电膜14夹在中间的上电极16和下电极12彼此相对的区域22为椭圆形。这样，沿着平行于上电极16和下电极12的平面传播并且在上电极16和下电极12的末端部分(end portion)反射的多余横模就可以得到抑制。因而，就可以得到具有更少的多余假峰(spurious peak)的谐振特性。
另外，穿过衬底10的底面形成一通孔，从而得到一空腔18。然而，空腔18也可以利用一牺牲层通过形成一穿过衬底的上表面的空腔而产生。虽然第一实施例至第三实施例都是FBAR型的例子，本发明还可以应用于SMR型的压电薄膜谐振器。在这种情况下，可以得到与FBAR型获得的效果相同的效果。
如上所述，根据本发明的一个方面，提供了一种压电薄膜谐振器，包括形成在衬底上的下电极；形成于所述下电极上的压电膜；以及形成于所述压电膜上的上电极，该上电极的膜厚大于所述的下电极。利用这样的结构，简单地通过使上电极的膜厚大于下电极的膜厚就可以提供具有高的机电耦合系数的压电薄膜谐振器，而不会带来其它特性的降低。
可以将所述压电薄膜谐振器构造为1＜t1/t2＜3，其中上电极的膜厚为t1，下电极的膜厚为t2。利用这样的结构，就可以提供具有高的机电耦合系数的压电薄膜谐振器。
可以将所述压电薄膜谐振器构造为上电极和下电极主要包含钌(Ru)，并且0.1＜d1/d2＜1，其中上电极于下电极的膜厚的和为d1，压电膜的膜厚为d2。根据本发明，可以提供具有高的机电耦合系数的压电薄膜谐振器，而又不增加谐振阻抗。
可以将所述压电薄膜谐振器构造为上电极和下电极主要包含铱(Ir)、铼(Re)、钨(W)、钌(Ru)、铑(Rh)、铂(Pt)、钽(Ta)、钼(Mo)、银(Ag)、铜(Cu)、金(Au)、以及铝(Al)中的至少之一。(权利要求4)利用这样的结构，可以提高抗谐振特性或谐振特性。
可以将所述压电薄膜谐振器构造为下电极的下方设置有薄膜层；并且在上电极的上方未设置有薄膜层。
可以将所述压电薄膜谐振器构造为在下电极的下方的区域与上电极的上方的区域中的至少一各区域中设置薄膜层。利用这样的结构，即使在采用了刻蚀阻挡层、配向控制层、加强层、频率调节膜、保护膜等的情况下，也可以提供具有高的机电耦合系数的压电薄膜谐振器。
可以将所述压电薄膜谐振器构造为所述压电膜由具有以(002)方向为主轴的配向的氮化铝或氧化锌制成。利用这样的结构，可以得到高质量的薄膜，并可以获得稳定的谐振特性。
可以将所述压电薄膜谐振器构造为压电膜被插入且所述上电极和下电极彼此相对的区域具有椭圆形。利用这样的结构，可以获得具有更少的多余假峰(spurious peak)的谐振特性。
根据本发明的另一方面，提供了一种包括多个压电薄膜谐振器的滤波器，各个压电薄膜谐振器都具有如上所述的构造。由此，简单地通过使各上电极的膜厚大于各下电极的膜厚就可以提供具有高的机电耦合系数和宽的通带的滤波器，而没有任何损失(诸如插入损失的增大)。
如上所述，本发明可以提供压电薄膜谐振器和滤波器，其机电耦合系数可以通过简单的方法增大，而又不降低其它特性。
虽然示出并描述了本发明的几个优选实施例，然而本领域的普通技术人员应该意识到可以对这些实施例进行改变而不脱离本发明的原则和精神，本发明的范围以权利要求及其等同物定义的范围为准。
权利要求
1.一种压电薄膜谐振器，包括下电极，形成于衬底上；压电膜，形成于所述的下电极上；以及上电极，形成于所述的压电膜上；所述上电极具有比所述下电极更厚的膜厚。
2.根据权利要求1所述的压电薄膜谐振器，其中当所述上电极的膜厚为t1，所述下电极的膜厚为t2时，1＜t1/t2＜3。
3.根据权利要求1所述的压电薄膜谐振器，其中所述上电极与下电极主要包含钌(Ru)；并且当上电极与下电极的膜厚的和为d1，压电膜的膜厚为d2时，0.1＜d1/d2＜1。
4.根据权利要求1所述的压电薄膜谐振器，其中所述上电极与下电极主要包括铱(Ir)、铼(Re)、钨(W)、钌(Ru)、铑(Rh)、铂(Pt)、钽(Ta)、钼(Mo)、银(Ag)、铜(Cu)、金(Au)、以及铝(Al)的至少其中之一。
5.根据权利要求2所述的压电薄膜谐振器，其中所述下电极的下方设置有薄膜层；并且所述上电极的上方未设置有薄膜层。
6.根据权利要求1所述的压电薄膜谐振器，其中在所述下电极下方的区域及所述上电极上方的区域中的至少一个区域中设置有薄膜层。
7.根据权利要求1所述的压电薄膜谐振器，其中所述压电膜由具有以(002)方向为主轴的配向的氮化铝或氧化锌制成。
8.根据权利要求1所述的压电薄膜谐振器，其中下述区域为椭圆形，该区域中上电极和下电极彼此相对，并夹着压电膜。
9.一种滤波器，包括多个压电薄膜谐振器，各个压电薄膜谐振器包括下电极，形成于一衬底上；压电膜，形成于所述的下电极上；以及上电极，形成于所述的压电膜上，该上电极具有比所述下电极更厚的膜厚。
全文摘要
一种压电薄膜谐振器，包括形成于衬底上的下电极，形成于所述下电极上的压电膜，以及形成于所述压电膜上的上电极。在所述的压电薄膜谐振器中，所述上电极具有比下电极更厚的膜厚。
文档编号H03H9/54GK1862959SQ200610080180
公开日2006年11月15日 申请日期2006年5月10日 优先权日2005年5月10日
发明者西原时弘, 横山刚, 谷口真司, 坂下武, 堤润, 岩城匡郁, 上田政则 申请人:富士通媒体部品株式会社, 富士通株式会社