专利名称：用于控制内建终端的装置的制作方法
技术领域：
本发明涉及一种用于控制内建终端的装置，更具体而言，涉及一种能够增进校准精度的用于控制内建终端的装置。
背景技术：
在高速半导体装置中，与半导体装置接口的信号的摆动宽度已降低，使得信号传输所需的延迟时间已被最小化。然而，当信号的摆动宽度降低时，由于在接口端子的阻抗的失配，外部噪声在信号与信号的反射上的影响较高。阻抗的失配是由于外部噪声、电源电压的变化、操作温度的变化、制造工艺的变化等引起的。
当出现阻抗的失配时，以高速来传输数据是困难的，而从半导体器件的数据输出端子输出的数据会被扭曲。亦即，当电阻没有被适当地匹配时，经传送的信号被反射，且易于在信号传送期间发生错误。
再者，当外部固定的电阻被用于半导体装置中时，因为集成电路的老化、集成电路的温度变化、或制造工艺的不同，外部阻抗无法适当地与该内部阻抗匹配。因此，当半导体装置通过输入端子接收扭曲的信号时，其会造成例如设置/保持失败或输入电平确定错误的问题。
为了使内部电阻(亦即，阻抗)等于外部参考电阻，已经提出了这样的技术，其中通过在彼此并联的多个晶体管之间调整导通的晶体管的数目来调整终端端子的电阻。
同时，在高速半导体装置中，称为片上终端(on-chip termination)或内建终端(on-die termination)的阻抗匹配电路设置于IC芯片的焊盘附近。特别地，已加入各种新观念以控制DDR(双倍数据速率)存储器装置中的数据传输速率。于所有的这些装置中，终端处的电阻需要实现组件之间的平滑(smooth)信号传送。
图1是显示根据现有技术的用于控制内建终端的装置的结构的电路图。
用于控制内建终端(ODT)的装置包括内建终端控制单元10、外部电阻器R5、比较器20、锁存器230、以及计数器40。
于此情形中，内建终端控制单元10包括多个PMOS晶体管P0至P4、以及分别连接至多个PMOS晶体管P0至P4的多个电阻器R0至R4。通过相应栅极端子向多个PMOS晶体管P0至P4供给码信号<0:4>。外部电阻器R5连接在内建终端控制单元10与接地电压端子之间，且在优于DDR2的存储器中通常称为ZQ电阻器。
通过正端子+向比较器20供应节点A的信号(即内建终端控制单元10的输出信号)，且通过负端子-供应参考电压Vref，该参考电压Vref具有值VDD/2。
锁存器30锁存比较器20的输出。
计数器40计数锁存器30的输出，并使用该计数的锁存信号来输出码信号code<0:4>。
以下将说明具有根据现有技术的上述结构的用于控制内建终端的装置的操作。
首先，比较器20比较内建终端控制单元10的输出与参考电压Vref，并输出高电平信号或低电平信号。
例如，若内建终端控制单元10的电阻小于外部电阻器R5的电阻，则在节点A的电压变成大于参考电压Vref，而在为锁存器30输出端子的节点B变成高电平。再者，若节点B变成高电平，则计数器40的五位码信号code<0:4>中的最低有效位(LSB)码增加′1′。这样，若该码增加1，则在内建终端控制单元10的多个PMOS晶体管P0至P4中对应的晶体管被关断，而增加了内建终端电阻。
相反地，若内建终端控制单元10的电阻大于外部电阻器R5的电阻时，则在节点A的电压变成小于参考电压Vref，而在为锁存器30的输出端子节点B变成低电平。再者，若节点B变成低电平，则计数器40的五位码信号code<0:4>中的最低有效位(LSB)码减少′1′。如此，若码减少1，则在内建终端控制单元10的多个PMOS晶体管P0至P4中的对应晶体管被导通，而减少了内建终端电阻。
当该内建终端电阻减少或增加时，外部电阻器R5的电阻变成等于内建终端的电阻。
然而，在根据现有技术的用于控制内建终端的装置中，偏移电压Vos存在于比较器20的正端子+。结果，将对应于″节点A的电压+偏移电压Vos″的电压供应至比较器20。因此，比较器20将节点A的电压加上偏移电压Vos来与参考电压Vref做比较，并设定与外部电阻器R5的实际电阻不同的内建终端电阻。
在此情形中，根据外部电阻来实现精确的内建终端是不可能的，且因此内建终端校准的精度不可靠。再者，无法改善内建终端与驱动器的电流特性。结果，实现需要高频率操作的高速存储器是不可能的。
发明内容
本发明的实施例提供能够增进校准精度的用于控制内建终端的装置。
本发明的另一实施例提供能够防止因偏移电压而引起的错误操作的用于控制内建终端的装置。
本发明的又一实施例提供一种用于控制内建终端的装置，其能够使用在所述用于控制内建终端的装置中产生的码信号来校正NMOS驱动单元并产生驱动器的正确值。
本发明的第一实施例提供一种用于控制内建终端的装置，所述装置包括内建终端控制单元，其根据码信号来导通/关断对应的晶体管并调整内建终端电阻使该内建终端电阻等于外部电阻；偏移补偿单元，其从内建终端控制单元的输出电压中检测偏移电压、将检测的偏移电压储存在电容器中、比较被取消(cancel)偏移电压的电容器电压与预设参考电压、以及输出比较结果；锁存器，其将偏移补偿单元的输出储存一预定时间；以及计数器，其计数锁存器的输出并增加或减少码信号。
优选地，内建终端控制单元可包括多个PMOS晶体管，所述多个PMOS晶体管通过它们相应的源极端子来供应电源电压、且通过它们相应的栅极端子来供应码信号；以及多个电阻器，其分别连接至多个PMOS晶体管的漏极端子。
优选地，其中当第一脉冲信号被激活时，该偏移补偿单元可形成负反馈回路(loop)并储存偏移电压于电容器中。当第二脉冲信号被激活时，取消储存于该电容器中的偏移电压，并比较取消了偏移电压的电容器电压与参考电压。
优选地，第一脉冲信号可预充电偏移补偿单元，而第二脉冲信号在第一脉冲信号未被激活期间的一间隔内被激活。
优选地，该偏移补偿单元可包括比较器，其当第二脉冲信号未被激活时比较该内建终端控制单元的输出信号与参考电压；电容器，其连接于该内建终端控制单元与比较器之间；以及切换单元，其当第一脉冲信号被激活时，储存偏移电压于电容器中并输出参考电压与偏移电压的总和至比较器，而当第二脉冲信号被激活时，输出参考电压与已取消偏移电压的内建终端控制单元的输出至比较器。
优选地，该比较器可具有联合增益(unity gain)且当第一脉冲信号被激活时，输出参考电压与偏移电压的总和。
优选地，切换单元可包括第一传输门，其根据第二脉冲信号与第二脉冲信号的反向信号来切换，并输出参考电压至第一节点；第二传输门，其根据第二脉冲信号与第二脉冲信号的反向信号来切换，并输出内建终端控制单元的输出至第二节点；第三传输门，其根据第一脉冲信号与第一脉冲信号的反向信号来切换，并选择性地连接第一节点与第二节点；第四传输门，其根据第一脉冲信号与第一脉冲信号的反向信号来切换，并选择性地控制在电容器的输出端子与参考电压施加端子之间的连接；以及第五传输门，其根据第一脉冲信号与第一脉冲信号的反向信号来切换，并选择性地控制在比较器的输出端子与比较器的负端子之间的连接。
优选地，锁存器与计数器根据第三脉冲信号来激活或不激活。
优选地，第三脉冲信号可在第二脉冲信号被激活期间的一间隔内被激活。
本发明的第二实施例提供一种用于控制内建终端的装置，所述装置包括内建终端控制单元，其根据第一码信号来选择性地在第一晶体管组中导通/关断对应的晶体管并调整内建终端电阻；偏移补偿单元，其从内建终端控制单元的输出电压中检测偏移电压、储存检测到的偏移电压于电容器中、在电容器中消除所储存的偏移电压、比较被取消了所储存的偏移电压的电容器电压与预设参考电压、以及输出比较结果；锁存器，其储存偏移补偿单元的输出一预定时间；计数器，其计数锁存器的输出、增加或减少第一码信号、以及输出第二码信号；以及驱动控制单元，其根据第二码信号来选择性地在第二晶体管组中导通/关断对应的晶体管并调整输出电阻。
优选地，驱动控制单元可包括多个第二电阻器，其连接至内建终端控制单元；以及多个NMOS晶体管，其通过它们的源极端子共同连接至接地电压端子、通过它们相应的栅极端子来分别供应第二码信号、以及通过它们相应的漏极端子分别连接至多个第二电阻器。
本发明的第三实施例提供一种用于控制内建终端的装置，所述装置包括内建终端控制单元，其根据码信号来导通/关断对应的晶体管并调整内建终端电阻使其等于外部电阻；外部电阻器，其连接至内建终端控制单元；偏移电压消除(destroying)单元，其连接至内建终端控制单元的输出节点；比较器，其在一个输入端子接收参考电压而另一输入端子连接至偏移电压消除单元，该比较器比较输入至各个输入端子的电压；以及计数器，其使用比较器的输出信号来增加或减少码信号。
优选地，该装置进一步包括锁存器，其锁存该比较器的输出信号，并传送所锁存的输出信号至计数器。
图1是根据现有技术的用于控制内建终端的装置的电路图；图2是根据本发明的实施例的用于控制内建终端的装置的电路图；图3是用于图2的偏移补偿单元的每个脉冲的波形图；
图4与图5是图2的偏移补偿单元的部分电路图；图6是根据本发明的另一实施例的用于控制内建终端的装置的电路图；以及图7是图2所示电路图的一种变型。
具体实施例方式
现在将参考附图详细说明本发明的实施例。然而，本发明可以许多不同的形式来实施且不应限制于此处的实施例；更确切的说，提供这些实施例是为了更透彻且完整的公开本发明，且将完全地将本发明的概念传达给本领域技术人员。在附图中，为了清楚表达，特将层与区域的厚度放大。
参考图2，根据本发明的实施例的用于控制内建终端(ODT)的装置包括内建终端控制单元100、外部电阻器R11、偏移补偿单元200、锁存器300、以及计数器400。
内建终端控制单元100包括多个PMOS晶体管P5至P9、以及多个电阻器R6至R10。多个PMOS晶体管P5至P9中每个的源极端子共同连接至电源电压端子，且多个PMOS晶体管P5至P9中每个的栅极端子分别接收码信号<0:4>。此外，多个电阻器R6至R10分别连接至多个PMOS晶体管P5至P9的漏极端子。再者，外部电阻器R11连接在内建终端控制单元100与接地电压端子之间。配置内建终端控制单元100的晶体管P5至P9根据码信号<0:4>而选择性地导通，从而调整内建终端电阻使其等于外部电阻。
外部电阻器R11连接至内建终端控制单元100。
偏移补偿单元200包括多个传输门(transmission gate)T1至T5、电容器CC、以及比较器210。在此实施例中，比较器210包括于偏移补偿单元200中，这是由于当脉冲信号激活时，比较器210的输出电压用于偏移补偿操作。然而，在本发明的技术范围内，可做出许多修改，例如，对图2所示的偏移补偿单元200的结构进行修改。例如，如图7所示，可使用这样的电路结构，其中在比较器210的输出端子中仅提供偏移补偿单元而没有使用传输门T5。
形成偏移补偿单元200一部分的传输门T1基于脉冲信号pulsei与pulseib而选择性地输出具有值VDD/2的参考电压Vref。传输门T2与T1同时导通/关断，且传输门T2根据脉冲信号pulsei与pulseib的状态而选择性地输出节点C的信号。脉冲信号pulseib具有与脉冲信号pulsei的相位相反的相位。传输门T3基于脉冲信号pulsep与pulsepb而选择性地连接节点D和节点E。于此情形中，提供传输门T3以便为偏移补偿执行负反馈回路。用于偏移补偿的电容器CC连接在节点E和节点F之间。再者，传输门T4根据脉冲信号pulsep与pulsepb的状态而选择性地输出参考电压Vref至节点F。于此情形中，传输门T4施加参考电压Vref至负反馈回路。传输门T5根据脉冲信号pulsep与pulsepb的状态而选择性地输出比较器210的输出信号至节点D(或节点F)。脉冲信号pulsepb具有与脉冲信号pulsep的相位相反的相位。比较器210通过正端子+来接收节点G的输出信号，且通过负端子-来接收节点D的输出。于此情形中，比较器210由一般的差动放大器组成。
具有上述结构的偏移补偿单元200从内建终端控制单元100的输出电压中检测偏移电压、储存检测的偏移电压于电容器CC中、以及比较储存的偏移电压与预设参考电压Vref。偏移补偿单元200使用传输门作为开关来执行导通/关断功能，并使用脉冲信号与反向的脉冲信号pulsep与pulsepb作为用于控制传输门的信号，以最小化在信号传输时因电容器耦合所产生的噪声。考虑到空间要求，偏移补偿单元200可使用NMOS晶体管作为该开关，但这并不是优选的，这是由于NMOS晶体管对于信号发生而言具有大量的耦合噪声。因此，优选地，使用传输门作为开关。
锁存器300储存偏移补偿单元200的输出信号一预定时间。锁存器300根据脉冲信号pulsec锁存比较器210的输出信号。计数器400计数锁存器300的输出信号并输出由锁存器300的输出信号所产生的码信号code<0:4>。
参考图3至图5来说明具有上述结构的用于控制内建终端的装置的操作。
首先，为了驱动在用于控制内建终端的装置中的偏移补偿单元200、锁存器300、以及计数器400，需要有三个脉冲，而这三个脉冲的波形特性如图3所示。
参考图3，脉冲信号pulsep是预充电偏移补偿单元200的脉冲。
首先，如图4所示，当脉冲信号pulsep变成有效而脉冲信号pulsei没有变成有效时，比较器210的输入被截取(intercept)，而比较器210操作成具有联合增益的负反馈回路。亦即，当脉冲信号pulsep变成有效而脉冲信号pulsei没有变成有效时，传输门T1与T2被关断，而传输门T3至T5被导通。因此，对应于″参考电压Vref+偏移电压Vos″的电压被供应至比较器210正端子+。比较器210具有联合增益且比较器210的输出变成对应于″参考电压Vref+偏移电压Vos″的电压，其与在正端子+的电压相同。因此，′负偏移电压′被储存于电容器CC中，所述′负偏移电压′对应于参考电压Vref与″参考电压Vref+偏移电压Vos″之间的差，即′-Vos′。
同时，脉冲信号pulsei(见图3)是这样的控制信号，其在脉冲信号pulsep未被激活期间的一个间隔内被激活。因此，当脉冲信号pulsep变成低电平时，脉冲信号pulsei变成高电平，且通过比较器210来执行比较。
亦即，当脉冲信号pulsep变成低电平且脉冲信号pulsei变成高电平时，传输门T1与T2导通，且传输门T3至T5关断。结果，如图5的电路所示，参考电压Vref被供应至比较器210的负(-)输入端子，而电容器CC系连接至节点C与比较器210的正(+)输入端子。因此，对应于′先前储存的值′即′-Vos′的负偏移电压供应至电容器CC。由于在Vos电容器CC与比较器210之间存在偏移电压，故偏移电压Vos与负偏移电压-Vos彼此取消掉。即，由于偏移电压Vos通过储存于电容器CC中的负偏移电压-Vos而取消，所以在节点C的电压可与参考电压Vref相比。因此，在比较器210进行比较操作时，通过去除偏移电压所获得的固有的(intrinsic)内建终端值可与外部电阻相比。
再者，脉冲信号pulsec是这样的信号，其在脉冲信号pulsei被激活期间的一个间隔内被激活。因此，当脉冲信号pulsec被激活时，比较结果通过锁存器300而被锁存，且对应于计数器400的输出信号的码信号<0:4>的值改变。即，比较器210比较内建终端控制单元100的输出信号与参考电压Vref并输出高电平信号或低电平信号。
例如，当内建终端控制单元100的电阻小于外部电阻器R11的电阻时，在节点C的电压变成大于参考电压Vref，而在节点H的电压变成高电平。当在节点H的电压变成高电平时，计数器400的五位码信号code<0:4>的最低有效位(LSB)码增加1。因此，在内建终端控制单元100的PMOS晶体管P5至P9中，接收该增加的码值的PMOS晶体管关断，而内建终端的电阻增加。
相反的，当内建终端控制单元100的电阻大于外部电阻器R11的电阻时，在节点C的电压变成小于参考电压Vref，而在节点H的电压变成低电平。当在节点H的电压变成低电平时，计数器400的五位码信号code<0:4>的最低有效位(LSB)码减少1。因此，在内建终端控制单元100的PMOS晶体管P5至P9中，接收该减少的码值的PMOS晶体管被导通，而内建终端电阻减少。
以此方式，该内建终端电阻减少或增加，而外部电阻器R11的电阻变成等于内建终端电阻。由于直到外部电阻器R11的电阻变成等于内建终端电阻时才执行校准，所以可增进可靠性。增进的可靠性是通过去除偏移电压而实现的，如前所述。
图6是根据本发明的另一实施例的用于控制内建终端的装置的结构的电路图。
参考图6，用于控制内建终端的装置包括控制单元100、偏移补偿单元200、锁存器300、计数器400、以及驱动控制单元500。即，此实施例与上述实施例的不同在于提供多个NMOS驱动器N1至N5以代替外部电阻器R11。
在上述实施例中，根据此实施例的内建终端控制单元100根据第一码信号<0:4>在第一晶体管组中导通/关断对应的晶体管，并调整内建终端电阻。
偏移补偿单元200从内建终端控制单元100的输出电压中检测偏移电压Vos、储存该检测的偏移电压于电容器CC中、以及比较已取消该偏移电压的电容器电压与预设参考电压Vref。
锁存器300储存偏移补偿单元200的输出一预定时间。
计数器400计数锁存器300的输出，并增加或减少第一码信号code<0:4>以产生并输出第二码信号ncode<0:4>。
驱动控制单元500包括多个NMOS驱动器。同样的，驱动控制单元500包括多个电阻器R12至R16、以及多个NMOS晶体管N1至N5。多个电阻器R12至R16连接至内建终端控制单元100，且多个NMOS晶体管N1至N5的漏极端子分别连接至多个电阻器R12至R16。多个NMOS晶体管N1至N5的源极端子共同连接至接地电压端子。多个NMOS晶体管N1至N5通过相应的栅极端子来接收第二码信号ncode<0:4>。结果，在第二晶体管组N1至N5中的对应晶体管根据码信号ncode<0:4>而选择性地导通/关断，以调整输出电阻。
在具有上述结构的图6的实施例中，用以校准NMOS驱动单元的第二码信号ncode<0:4>是使用码信号code<0:4>而产生的。在图6所示的实施例中，由于通过偏移补偿的内建终端校准操作与图2相同，故省略其操作的详细说明。
根据图6的实施例，所产生的码信号ncode<0:4>在控制内建终端电阻后增加或减少。此码信号ncode<0:4>输入至驱动控制单元500。在NMOS晶体管N1至N5中接收增加的码信号ncode<0:4>的NMOS晶体管被导通或在NMOS晶体管N1至N5中接收减少的码信号ncode<0:4>的NMOS晶体管被关断。因此，用于NMOS驱动单元的校正的电阻得以调整。
如上所述，根据本发明的实施例，可获得下列效果。首先，在调整ODT(内建终端)时输入至比较器的偏移电压通过电容器而得到补偿。因此，可以使外部电阻等于内建终端值，从而改善电流特性。
第二，该内建终端的校准精度可通过在调整内建终端时去除输入至比较器的偏移电压而得到改善。因此，可以实现需要高速输出操作的下一代存储器。
第三，通过使用在内建终端电路中产生的码信号来校正NMOS驱动单元，以产生准确的驱动器值，从而改善操作频率。
很显然的，对于本领域技术人员而言，在不偏离本发明的精神与范围的情形下，各种修改与变化是可能的。因此，应了解到上述各个实施例仅为示例而非限制。本发明的范围是由所附权利要求而非说明书来限定，且因此，在权利要求的界限与范围内的所有变化与修改，或在权利要求的界限与范围的同等物皆被权利要求覆盖。
权利要求
1.一种用于控制内建终端的装置，包括内建终端控制单元，其配置为根据码信号来导通/关断对应的晶体管并调整内建终端电阻使其等于外部电阻，以及产生输出电压；偏移补偿单元，其配置为从所述内建终端控制单元的所述输出电压中检测偏移电压，储存所述检测的偏移电压于电容器中，比较所述电容器电压与预设参考电压以及输出比较结果；锁存器，其配置为储存所述比较结果一预定时间并提供输出；以及计数器，其配置为计数所述锁存器的输出并根据所述计数来增加或减少所述码信号。
2.如权利要求1的装置，其中所述内建终端控制单元包括多个PMOS晶体管，其配置为通过相应的源极端子来接收电源电压，通过相应的栅极端子且包括相应的漏极端子来接收所述码信号；以及多个电阻器，其分别耦合至所述多个PMOS晶体管的漏极端子。
3.如权利要求1的装置，其中当第一脉冲信号被激活时，所述偏移补偿单元形成负反馈回路并储存所述偏移电压于所述电容器中，以及其中当第二脉冲信号被激活时，所述偏移补偿单元取消储存于所述电容器中的所述偏移电压，并比较所述已取消所述偏移电压的所述电容器电压与所述参考电压。
4.如权利要求3的装置，其中所述第一脉冲信号预充电所述偏移补偿单元，以及所述第二脉冲信号在所述第一脉冲信号未被激活期间的一个间隔内被激活。
5.如权利要求3的装置，其中所述偏移补偿单元包括比较器，其配置为当所述第二脉冲信号被激活时，比较所述内建终端控制单元的所述输出电压与所述参考电压；耦合在所述内建终端控制单元与所述比较器之间的所述电容器；以及切换单元，其配置为当所述第一脉冲信号被激活时，储存所述偏移电压于所述电容器中并输出所述参考电压与所述偏移电压的总和至所述比较器，以及当所述第二脉冲信号被激活时，输出所述参考电压与已取消所述偏移电压的所述内建终端控制单元的所述输出电压至所述比较器。
6.如权利要求4的装置，其中所述偏移补偿单元包括比较器，其配置为当所述第二脉冲信号被激活时，比较所述内建终端控制单元的所述输出电压与所述参考电压；耦合在所述内建终端控制单元与所述比较器之间的所述电容器；以及切换单元，其配置为当所述第一脉冲信号被激活时，储存所述偏移电压于所述电容器中并输出所述参考电压与所述偏移电压的总和至所述比较器，以及当所述第二脉冲信号被激活时，输出所述参考电压与已取消所述偏移电压的所述内建终端控制单元的所述输出电压至所述比较器。
7.如权利要求6的装置，其中所述比较器具有联合增益且配置为当所述第一脉冲信号被激活时，通过输出端子来输出所述参考电压与所述偏移电压的总和。
8.如权利要求6的装置，其中所述切换单元包括第一传输门，其根据所述第二脉冲信号与所述第二脉冲信号的反向信号来切换，并输出所述参考电压至第一节点；第二传输门，其根据所述第二脉冲信号与所述第二脉冲信号的反向信号来切换，并输出所述内建终端控制单元的所述输出至第二节点；第三传输门，其根据所述第一脉冲信号与所述第一脉冲信号的反向信号来切换，并选择性地连接所述第一节点与所述第二节点；第四传输门，其根据所述第一脉冲信号与所述第一脉冲信号的所述反向信号来切换，并选择性地控制在所述电容器的输出端子与参考电压施加端子之间的连接；以及第五传输门，其根据所述第一脉冲信号与所述第一脉冲信号的所述反向信号来切换，并选择性地控制在所述比较器的输出端子与所述比较器的负端子之间的连接。
9.如权利要求3的装置，其中所述锁存器与所述计数器根据第三脉冲信号来激活或不激活。
10.如权利要求9的装置，其中所述第三脉冲信号被控制为在所述第二脉冲信号被激活期间的一个间隔内激活。
11.一种用于控制内建终端的装置，包括内建终端控制单元，其配置为根据第一码信号来选择性地在第一晶体管组中导通/关断对应的晶体管并调整内建终端电阻以及产生输出电压；偏移补偿单元，其配置为从所述内建终端控制单元的所述输出电压中检测偏移电压，储存所述经检测的偏移电压于电容器中，比较所述电容器电压与预设参考电压以及输出比较结果；锁存器，其储存所述比较结果一预定时间以提供输出；计数器，其配置为根据所述第一码信号而计数所述锁存器的所述输出，增加或减少所述第一码信号以及输出第二码信号；以及驱动控制单元，其配置为根据所述第二码信号来选择性地在第二晶体管组中导通/关断对应的晶体管，以调整输出电阻。
12.如权利要求11的装置，其中所述内建终端控制单元包括多个PMOS晶体管，其配置为通过共同的源极端子来接收电源电压，通过共同的栅极端子且包括相应漏极端子来接收所述第一码信号；以及多个第一电阻器，其分别耦合至所述多个PMOS晶体管的所述漏极端子。
13.如权利要求11的装置，其中所述驱动控制单元包括多个第二电阻器，其耦合至所述内建终端控制单元；以及多个NMOS晶体管，其通过它们的源极端子共同耦合至接地电压端子，通过相应的栅极端子来供应所述第二码信号以及通过相应的漏极端子分别耦合至所述多个第二电阻器。
14.如权利要求11的装置，其中当第一脉冲信号被激活时，所述偏移补偿单元形成负反馈回路并储存所述偏移电压于所述电容器中，其中所述偏移补偿单元配置为，当第二脉冲信号被激活时取消储存于所述电容器中的所述偏移电压并比较已取消所述偏移电压的所述电容器电压与所述参考电压。
15.如权利要求14的装置，其中所述偏移补偿单元包括比较器，其配置为当所述第二脉冲信号被激活时，比较所述内建终端控制单元的所述输出电压或所述驱动控制单元的输出信号与所述参考电压；耦合在所述内建终端控制单元与所述比较器之间的所述电容器；以及切换单元，其配置为当第一脉冲信号被激活时储存所述偏移电压于所述电容器中并输出所述参考电压与所述偏移电压的总和至所述比较器，以及当第二脉冲信号被激活时输出所述参考电压与已取消所述偏移电压的所述内建终端控制单元的所述输出电压至所述比较器。
16.如权利要求15的装置，其中所述切换单元包括第一传输门，其根据所述第二脉冲信号与所述第二脉冲信号的反向信号来切换，并输出所述参考电压至第一节点；第二传输门，其根据所述第二脉冲信号与所述第二脉冲信号的所述反向信号来切换，并输出所述内建终端控制单元的所述输出信号至第二节点；第三传输门，其根据所述第一脉冲信号与所述第一脉冲信号的反向信号来切换，并选择性地连接所述第一节点与所述第二节点；第四传输门，其根据所述第一脉冲信号与所述第一脉冲信号的所述反向信号来切换，并选择性地控制在所述电容器的输出端子与参考电压施加端子之间的所述连接；以及第五传输门，其根据所述第一脉冲信号与所述第一脉冲信号的所述反向信号来切换，并选择性地控制在所述比较器的输出端子与所述比较器的负端子之间的所述连接。
17.如权利要求14的装置，其中所述锁存器根据第三脉冲信号来激活。
18.如权利要求17的装置，其中根据延迟了预定时间的所述第三脉冲信号，所述计数器在所述第二脉冲信号被激活期间的一间隔内被激活。
19.一种用以控制内建终端的装置，包括内建终端控制单元，其具有输出节点且配置为根据码信号来导通/关断对应的晶体管并调整内建终端电阻使其等于外部电阻；外部电阻器，其耦合至所述内建终端控制单元；偏移电压取消单元，其耦合至所述内建终端控制单元的所述输出节点；比较器，其具有被供应参考电压的一个输入端子与耦合至所述偏移电压取消单元的另一输入端子，且配置为比较输入至所述相应输入端子的电压以产生输出信号；以及计数器，其配置为使用所述比较器的所述输出信号来增加或减少所述码信号。
20.如权利要求19的装置，进一步包括锁存器，其配置为锁存所述比较器的所述输出信号，并传送所述锁存的输出信号至所述计数器。
21.如权利要求19的装置，其中所述内建终端控制单元包括多个PMOS晶体管，其分别具有漏极端子，并配置为通过它们相应的源极端子来接收电源电压且通过它们相应的栅极端子来接收所述码信号；以及多个电阻器，其分别耦合至所述多个PMOS晶体管的所述漏极端子。
22.如权利要求19的装置，其中当第一脉冲信号被激活时，所述偏移电压取消单元形成负反馈回路并储存所述偏移电压于所述电容器，以及其中所述偏移电压配置为当第二脉冲信号被激活时取消储存于所述电容器中的所述偏移电压，并比较已取消所述偏移电压的所述电容器电压与所述参考电压。
23.如权利要求22的装置，其中所述第一脉冲信号预充电所述偏移电压取消单元，以及所述第二脉冲信号在所述第一脉冲信号未被激活期间的一间隔内被激活。
24.如权利要求22的装置，其中所述偏移电压取消单元包括电容器，其耦合在所述内建终端控制单元与所述比较器之间；以及切换单元，其配置为当所述第一脉冲信号被激活时，储存所述偏移电压于所述电容器中并输出所述参考电压与所述偏移电压的总和至所述比较器，并当所述第二脉冲信号被激活时，输出所述参考电压与已取消所述偏移电压的所述内建终端控制单元的输出电压至所述比较器。
25.如权利要求19的装置，其中所述比较器具有联合增益且当所述第一脉冲信号被激活时通过输出端子来输出所述参考电压与所述偏移电压的总和。
26.如权利要求24的装置，其中所述比较器具有联合增益且当所述第一脉冲信号被激活时，通过输出端子来输出所述参考电压与所述偏移电压的总和。
27.如权利要求24的装置，其中所述切换单元包括第一传输门，其根据所述第二脉冲信号与所述第二脉冲信号的反向信号来切换，并输出所述参考电压至第一节点；第二传输门，其根据所述第二脉冲信号与所述第二脉冲信号的所述反向信号来切换，并输出所述内建终端控制单元的所述输出至第二节点；第三传输门，其根据所述第一脉冲信号与所述第一脉冲信号的反向信号来切换，并选择性地连接所述第一节点与所述第二节点；第四传输门，其根据所述第一脉冲信号与所述第一脉冲信号的所述反向信号来切换，并选择性地控制所述电容器的输出端子与参考电压施加端子之间的连接；以及第五传输门，其根据所述第一脉冲信号与所述第一脉冲信号的所述反向信号来切换，并选择性地控制在所述比较器的输出端子与所述比较器的负端子之间的所述连接。
28.如权利要求20的装置，其中所述锁存器与所述计数器根据第三脉冲信号来激活。
29.如权利要求28的装置，其中所述第三脉冲信号在所述第二脉冲信号被激活期间的一间隔内被激活。
全文摘要
本发明公开了一种内建终端控制单元，其根据码信号来导通/关断对应的晶体管并调整内建终端电阻使其等于外部电阻。偏移补偿单元从内建终端控制单元的输出电压中检测偏移电压、储存该经检测的偏移电压于电容器中、比较已取消该偏移电压的电容器电压与预设参考电压、以及输出比较结果。锁存器储存偏移补偿单元的输出一预定时间。计数器计数锁存器的输出并增加或减少码信号。
文档编号H03H11/02GK101025995SQ200610168379
公开日2007年8月29日 申请日期2006年12月27日 优先权日2006年1月16日
发明者李东郁 申请人:海力士半导体有限公司