专利名称：输出级电路以及使用其的运算放大器的制作方法
技术领域：
本发明是有关于一种放大器相关的技术，且特别是有关于一种输出级 电路以及使用其的运算放大器。
背景技术：
在模拟电路中，输出级电路扮演着将输出信号在不造成增益下降的情 况下推动负载的角色。
图1是参考文献[l]中所披露的具有AB类输出级100的互补金属氧化 物半导体(CMOS)运算放大器10的电路图。请参考图1,此运算放大器 10包括AB类输出级100、两电阻RIO、 Rll、两电容CIO、 Cll、放大电路 A10以及偏压电路BIO，其中偏压电路BIO包括位于图1左边两偏压子电 路B10-1、 B10-2。为了说明图1的运算放大器10的运作，在偏压电路BIO 中标立了节点A、 B、 X与Y。偏压子电3各B10-1、 B10-2主要是透过其内 部的电流源IB1、 IB2控制A、 B节点的电压，以达到控制X、 Y节点的偏 压，使得AB类输出级100的直流偏压电流Iout会与IB1、 IB2成一预定比 例关系。
此运算放大器10的AB类输出级100的偏压方式在频率响应上有快速 反应的优势，但是此架构必须4吏用折迭迭接组态(folded-cascode )的偏压 电路B10以对AB类输出级100作偏压。由上面的叙述，可以明显看出此 电^各至少有以下两点缺点
对于输出级静态电流的控制不精准(channel length modulation)。
由于A、 B节点都需要至少2Vcs等级的偏压。故此电路难以操作在低 电压的情况。以UMC0.35um工艺为例，rTP~0.8V,若考虑slow corner以 及0.1V的overdrive电压，则此电路难以操作在VDD-VSS<2V的情况。
图2是披露于参考文献[l]的用以改良图1的电路的运算放大器的电路 图。请同时参考图1与图2，图2的偏压电路B20只迭接了 4个晶体管，图 1的偏压电路B10迭接了 5个晶体管。显然，图2的运算放大器比图1的运算放大器更适合应用于操作在低电压的情况。由于偏压电路B20中的晶体
管M201与M202构成了差动对，因此，只要E节点给适当的直流电压，便 可以控制X节点与Y节点的电压差。在小信号操作时，X节点与Y节点的 电压会随着放大电路A20所输出的信号而同相位变动。此时，A节点的电 压会受到X节点与Y节点的电压变动，而跟着变动。这样会造成X节点的 电压与Y节点的电压的差值会跟着变动。因此，AB类输出级O20所输出 的信号Vout将会失真。 K丄de Langen, J.H. Huijsing, "Compact Low-Voltage Power-efficient Operational Amplifier Cells for VLSI", IEEE Journal of Solid-State Circuits, vol. SC-33, pp. 1482-1496, Oct. 1997.
发明内容
有鉴于此，本发明的一目的是提供一种输出级电路，用以减少输出信 号在处理时的干扰，并减少输出信号的失真。
本发明的另一目的就是在提供一种运算放大器，可应用在低电压操作。
本发明提出一种运算放大器。其包括一放大电路、 一偏压电路、 一输 出级电路以及一差值放大电路。放大电路用以输出一第一输出信号。偏压 电路根据一控制电压以及上述第 一输出信号，输出第 一输入电压以及第二 输入电压，其中控制电压控制第 一输入电压以及第二输入电压的直流偏压， 第一输出信号控制第一输入电压以及第二输入电压的电压差。输出级电路 根据第 一输入电压以及第二输入电压以输出 一输出信号。差值放大电路耦 接于输出级电路，用以将输出级电路所接收的第 一输入电压以及第二输入 电压的差值与一固定差值作比较，以产生控制电压，以控制第一输入电压 以及第二输入电压的直流偏压部分的差值在一预定范围内。
本发明的输出级电路的偏压电路的设计只须采用在第 一 共同电压与第 二共同电压之间迭接4个晶体管。上述偏压电路的设计使用差动放大器的 原理，利用其中一个差动输入端输入一控制电压，此控制电压是利用输出 级的两个晶体管的栅极电压的电压差与固定差值作比较所产生。此控制电 压不会随着输出级的两个晶体管的栅极电压的共模电压(Common Mode Voltage)跟着变动，因此不但上述的电压差值可以准确的控制在一预定范 围内，且可达到减低输出信号的失真效果。为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举 实施例，并结合附图详细说明如下。
图1是上述参考文献[l]中披露的具有AB类输出级100的互补金属氧 化物半导体(CMOS)运算放大器IO的电路图。
图2是披露于上述参考文献[l]的用以改良图1的电路的运算放大器的 电路图。
图3是根据本发明实施例所绘示的运算放大器31的电路方块图。
图4是根据本发明实施例所绘示的上述运算放大器31的较详细的电路图。
图5是根据本发明实施例所绘示的上述差值放大电路DA30的较详细的 电路图。
图6是根据本发明实施例所绘示的上述运算放大器31的较详细的电路图。
图7是根据本发明实施例所绘示的上述差值放大电路DA30的较详细的 电路图。
附图符号说明
AIO、 A20、 301:》文大电^各
BIO、 B20、 BA302:偏压电路
B10-l、 B10-2:偏压子电^各
C40、 C41、 CIO、 Cll:电容
DA30:差值放大电路
M01 M25:晶体管
R40、 R41、 RIO、 Rll:电阻
101、 102、 IB1、 IB2、 103、 104:电流源
10、 31:运算放大器
100: AB类输出级
302:输出级电路
具体实施例方式
图3是根据本发明实施例所绘示的运算放大器31的电路方块图。请参 考图3,此运算放大器31包括放大电路301以及输出级电路302,其中此 输出级电路302包括第一MOl、第二晶体管M02以及偏压电路BA302,其 中偏压电路包括第三晶体管M03、第四晶体管M04、第五晶体管M05、第 六晶体管M06、第一电流源IOl、第二电流源102以及差值放大电路DA30。 其耦接如上图所示。为了方便说明，在图3上还标注了几个结点NDA、NDB、 NDO第一与第二共接电压VDD与VSS。上述共接电压VDD—般是电源电 压，共接电压VSS—般是接地电压，然而，共接电压VDD与VSS会依照 不同的应用而改变，例如某些应用上，VSS会等于-VDD。因此，不应以 VDD与VSS电压作为本发明的限制条件。
输出级电路302的第一MOl与第二晶体管M02主要是用来驱动负载。 在本实施例中，为了要保持输出级电路302中，第一 M01与第二晶体管 M02在节点NDO所输出的信号与放大电路301所输出的信号相一致，第一 与第二晶体管M01与M02会符合下述条件
晶体管M01与M02操作在饱和区。
晶体管MO1与M02的源极与漏极间的直流偏压电流是可以预知的。 然而，晶体管M01的栅极偏压与晶体管M02的栅极偏压并不相同。因 此，节点NDA的直流偏压与节点NDB的直流偏压必须有一差值。另外， 当节点NDA与节点NDB上的共模电压(小信号)改变时，上述差值的改 变量越小越好。
在此实施例中，第三晶体管M03与第四晶体管M04配置成类似差动放 大器的结构。第五晶体管M05与第六晶体管M06的栅极耦接固定偏压 Vbn2,故此两者相当于电流源。但是第四晶体管的栅极耦接一固定偏压 Vbp2,因此只要控制第三晶体管M03的栅极电压，就可以控制节点NDA 与节点NDB的直流偏压，并且控制上述两节点NDA与NDB的直流偏压差 值。另外，放大电路301所输出的第一输出信号Sl是从第二电流源102与 第五、第六晶体管的耦接处输入，因此，在节点NDA与节点NDB的小信 号电压会同相位变动。
为了降低输出信号Vout的失真，节点NDA与节点NDB的电压差要固 定。故在此实施例中，差值放大电路DA30耦接节点NDA与节点NDB，并接收节点NDA与NDB的电压，并将上述两节点的差值与一固定差值作比 较，以控制第三晶体管M03的栅极电压。由于NDA与NDB的节点电压是 根据放大电路301所输出的第一输出信号Sl同相变动，理论上，NDA与 NDB的节点电压是不会随着第一输出信号SI而改变。因此，差值放大电路 DA30是比较NDA与NDB的节点电压的差值与上述固定差值，当NDA与 NDB的节点电压的差值下降到低于上述固定差值时，便提升输入至第三晶 体管M03的栅极的控制电压Vc,使NDA与NDB的节点电压的差值放大。 当节点电压的差值上升到高于上述固定差值时，便降低输入至第三晶体管 M03的栅极的控制电压Vc使NDA与NDB的节点电压的差值减小。
请再次参考图3,在上述实施例中，第一电流源101以及第二电流源102 分别可以使用简单的电流镜电路来实施，因此，在共接电压VDD与VSS 之间，此运算放大器31的晶体管的最大迭接数目为4。因此，此电路适合 应用在低电压。另夕卜，控制电压Vc仅受NDA与NDB的节点电压的差值来 控制，故无论NDA与NDB的节点电压的共模电压如何变动，也不会影响 到控制电压Vc。因此，此电路所输出的输出信号Vout的失真比起现有技术 的图2的电路要来的小。
虽然上述实施例中已经对本发明的运算放大器31以及输出级电路302 描述出了一个可能的型态，但本领域的技术人员应当知道，偏压电路BA302 以及放大电路301的设计方式均不尽相同，因此本发明的应用并不限制于 此种型态。换言之，只要是偏压电路的设计使用差动放大器的原理，利用 其中 一个差动输入端输入一控制电压，此控制电压是利用输出级的两个晶 体管的栅极电压的电压差与固定差值作比较所产生，即使电路或讯号处理 方式有些许差异，具有该些差异的运算放大器以及输出级电路的技术，就 已经是符合了本发明的精神所在。
接下来，再举一个运算放大器31的实施电路以便本领域的技术人员能 够了解本发明的精神。
图4是根据本发明实施例所绘示的上述运算放大器31的较详细的电路 图。请参考图4，在此实施例中，第二电流源102是以栅极接收固定偏压 Vbnl的第七晶体管M07实施。图3中的第一电流源101在图4中是以第十 晶体管M10、第十一晶体管M11与第十二晶体管M12所构成的电流镜实施， 其中第十二晶体管M12与第四晶体管M04的栅极同时接收固定偏压Vbp2。另夕卜，在偏压电路BA302中，还包括了第八晶体管M08与第九晶体管M09。 第八晶体管M08的栅极接收固定偏压Vbnl。第九晶体管M09的栅极接收 固定偏压Vbn2。放大电路301是以第十三晶体管M13、第十四晶体管M14 以及第十五晶体管M15实施，其中，第十四晶体管M14与第十五晶体管 M15构成了差动对，第十三晶体管M13的栅极接收固定偏压Vbpl，并且 由第十三晶体管M13供应第十四晶体管M14与第十五晶体管直流偏压。另 外，在第一晶体管MOl的栅极与漏极之间以及第二晶体管的栅极与漏极之 间，分别耦接了电阻R40、 R41以及电容C40、 C41,用以作频率补偿，增 加运算放大器31的稳定度。
由图4可以看到，晶体管M03 ~ M15构成了折迭迭接组态 (Folded-Cascode Configuration )。第十四M14与第十五晶体管M15的栅极 分别接收正输入信号Vip以及负输入信号Vin。第十四M14与第十五晶体 管M15的漏极分别输出正输出信号S2以及负输出信号Sl。输出信号Sl以 及S2的小信号则是透过此折迭迭接组态传输到节点NDA与NDB。
图5是根据本发明实施例所绘示的上述差值放大电路DA30的较详细的 电路图。请参考图5,此电路包括第十六M16、第十七M17、第十八M18、 第十九M19、第二十M20、第二十一M21、第二十二M22、第二十三M23、 第二十四M24、第二十五晶体管M25。其耦接如图5所绘示。在此实施例 中，晶体管M18与M19构成一差动对，晶体管M20与M21构成一另差动 对。晶体管M16、 M17、 M22、 M23用来提供上述两差动对偏压。第十八 晶体管M18的栅极耦接节点NDB。第十九晶体管M19的栅极耦接第二十 四晶体管M24的栅极。第二十一晶体管M21的栅极耦接节点NDA。第二 十晶体管M20的栅极耦接第二十五晶体管M25的栅极。
由于第二十四M24与第二十五晶体管M25的栅极耦接其漏极，也就是 所谓的二极管连接。因此，只要是适当的控制电流源103与104流过第二十 四M24与第二十五晶体管M25的电流的大小，便能控制第二十四M24与 第二十五晶体管M25的栅极与漏极电压。在此，先假设第二十四晶体管 M24的漏极电压为第一误差电压，并表示为A,第二十五晶体管M25的漏 极电压为第二误差电压，并表示为B， NDA节点的电压表示为Y, NDB节 点的电压表示为X。控制电压Vc便可以表示如下
Vc=G [(X+A)-(Y+B)]=G [(X-Y)陽(A-B)]其中，G表示放大器的增益。因此，只要适当的设计增益G以及误差 电压A与B便可以控制控制电压Vc的大小。而节点NDA与NDB的节点 电压X、 Y的电压差便得以控制。另外，由于差值放大电路DA30的设计， 控制电压Vc的大小只与节点NDA与NDB的节点电压X、 Y的差值相关， 与两者X、 Y的共模电压无关，因此，输出电压Vout比起现有技术的图2 的电路不容易失真。
上面虽然举了一个详细实施例，但是本领域技术人员应当知道，上述
图4的实施例若修改为如图6,同样是符合本发明的精神的一种应用。同样 的，上述图5的实施例若修改为如图7,同样是符合本发明的精神的一种应 用。故本发明并不以上述图4~图7的实施态样为限。
综上所述，本发明的输出级电路的偏压电路的设计只须采用在第一共 同电压VDD与第二共同电压VSS之间迭接4个晶体管。上述偏压电路的设 计使用差动放大器的原理，利用其中一个差动输入端输入一控制电压Vc， 此控制电压Vc是利用输出级的两个晶体管M01以及M02的栅极电压的电 压差与固定差值作比较所产生。此控制电压Vc不会随着输出级的两个晶体 管M01以及M02的栅极电压的共4莫电压(Common Mode Voltage )跟着变 动，因此不但上述的电压差值可以准确的控制在一预定范围内，且可达到 减低输出信号的失真效果。
在上述实施例的详细说明中所提出的具体实施例仅用以方便说明本发 明的技术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明 的精神及权利要求范围的前提下所做的种种变化实施，皆属于本发明的范 围。因此本发明的保护范围以本发明的权利要求为准。
权利要求
1. 一种运算放大器，包括一放大电路，输出一第一输出信号；一偏压电路，根据一控制电压以及该第一输出信号，输出一第一输入电压以及一第二输入电压，其中该控制电压控制该第一输入电压以及该第二输入电压的直流偏压部分，该第一输出信号控制该第一输入电压以及该第二输入电压的电压差；一输出级电路，根据该第一输入电压以及该第二输入电压以输出一输出信号；以及一差值放大电路，耦接于该输出级电路，用以将该输出级电路的该第一输入电压以及该第二输入电压的差值与一固定差值作比较，以产生该控制电压，以控制该第一输入电压以及该第二输入电压的直流偏压部分的差值在一预定范围内。
2. 如权利要求1所述的运算放大器，其中该输出级电路，包括 一第一节点，接收该第一输入电压；一第二节点，接收该第二输入电压；一第一晶体管，其第一源漏极耦接一第一共接电压，其栅极耦接该第 一节点；以及一第二晶体管，其第一源漏极耦接该第一晶体管的第二源漏极，其第 二源漏极耦接一第二共接电压，其栅极耦接该第二节点。
3. 如权利要求2所述的运算放大器，还包括一第一频率补偿电路，其第一端耦接该第一晶体管的第二源漏极，其第二端耦接该第一节点，用以作频率补偿；以及一第二频率补偿电路，其第一端耦接该第二晶体管的第一源漏极，其 第二端耦接该第二节点，用以作频率补偿。
4. 如权利要求3所述的运算放大器，其中该第一频率补偿电路包括 一电阻，其第一端耦接该第一节点；一电容，其第一端耦接该电阻的第二端，其第二端耦接该第一晶体管 的第二源漏极。
5. 如权利要求3所述的运算放大器，其中该第二频率补偿电路包括一电阻，其第一端耦接该第一节点；一电容，其第一端耦接该电阻的第二端，其第二端耦接该第二晶体管 的第一源漏极。
6. 如权利要求2所述的运算放大器，其中该第一共接电压为一电源电 压，该第二共接电压为一接地电压。
7. 如权利要求1所述的运算放大器，其中偏压电路，包括有 一第一电流源，其第一端耦接该第一共接电压；一第三晶体管，其第一源漏极耦接该第一电流源的第二端，其第二源 漏极输出该第一输入电压，其栅极接收该控制电压；一第四晶体管，其第一源漏极耦接该第一电流源的第二端，其第二源漏极输出该第二输入电压，其栅极4姿收一第一固定偏压；一第五晶体管，其第一源漏极耦接该第三晶体管的第二源漏极，其栅 极接收一 第二固定偏压；一第六晶体管，其第一源漏极耦接该第四晶体管的第二源漏极，其栅极接收该第二固定偏压；以及一第二电流源，其第 一 端耦接该第五与该第六晶体管的第二源漏极， 并接收该放大电路所输出的该第 一输出信号，其第二端耦接该第二共接电 压。
8. 如权利要求7所述的运算放大器，其中该第二电流源包括 一第七晶体管，其栅极接收一第三固定偏压，其第一源漏极为该第二电流源的第 一端，其第二源漏极为该第二电流源的第二端。
9. 如权利要求8所述的运算放大器，还包括一第八晶体管，其第 一源漏极接收该放大电路所输出的 一第二输出信 号，其第二源漏极耦接该第二共接电压，其栅极耦接该第七晶体管的栅极； 以及一第九晶体管，其栅极耦接该第五与该第六晶体管的栅极，其第二源 漏极耦接该第八晶体管的第 一 源漏才及。
10. 如权利要求3所述的运算放大器，其中该第一电流源包括 一第十晶体管，其第一源漏极为该第一电流源的第一端，其第二源漏极为该第 一 电流源的第二端；一第十一晶体管，其栅极耦接该第十晶体管的栅极，其第一源漏极耦接该第一共接电压；以及一第十二晶体管，其栅极耦接该第四晶体管的栅极，其第一源漏极耦接该第十一晶体管的第二源漏极，其第二源漏极耦接该第十一晶体管的栅 极。
11. 如权利要求1所述的运算放大器，其中该放大电路包括 一第十三晶体管，其第一源漏极耦接该第一共接电压，其栅极接收一第四固定偏压；一第十四晶体管，其第一源漏极耦接该第十三晶体管的第二源漏极， 其栅极接收一第一输入信号，其第二源漏极输出该第一输出信号；以及一第十五晶体管，其第 一源漏极耦接该第十三晶体管的第二源漏极， 其栅极接收一第二输入信号，其第二源漏极输出 一第二输出信号。
12. 如权利要求1所述的运算放大器，其中该差值放大电路包括 一第十六晶体管，其第一源漏极耦接该第一共接电压，其栅极耦接其第二源漏极；一第十七晶体管，其第一源漏极耦接该第一共接电压，其栅极耦接该 第十六晶体管的栅极；一第十八晶体管，其第 一 源漏极耦接该第十六晶体管的第二源漏极， 其栅极耦接该第二节点；一第十九晶体管，其第一源漏极耦接该第十七晶体管的第二源漏极并 输出该控制电压，其栅极接收一第一误差电压；一第二十晶体管，其第 一源漏极耦接该第十六晶体管的第二源漏极， 其栅极接收一第二误差电压；一第二十一晶体管，其第一源漏极耦接该第十七晶体管的第二源漏极 并输出该控制电压，其栅极耦接该第一节点；一第二十二晶体管，其栅极接收该第一固定偏压，其第一源漏极耦接 该第十八与该第十九晶体管的第二源漏极，其第二源漏极耦接该第二共接 电压；以及一第二十三晶体管，其栅极接收该第一固定偏压，其第一源漏极耦接 该第二十与该第二十一晶体管的第二源漏极，其第二源漏极耦接该第二共接电压。
13. 如权利要求12所述的运算放大器，其中该差值放大电路还包括一第三电流源，其第一端耦接该第一共接电压；一第二十四晶体管，其第 一 源漏极耦接其栅极以及该第三电流源的第二端，并产生该第一误差电压，其第二源漏极耦接该第二共接电压；一第二十五晶体管，其第一源漏极耦接该第一共接电压，其第二源漏极耦接其栅极并产生该第二误差电压；以及一第四电流源，其第一端耦接该第二十五晶体管的第二源漏极，其第 二端耦接该第二共接电压。
全文摘要
本发明是涉及输出级电路以及使用其的运算放大器。此输出级电路的偏压电路的设计只须采用在第一共同电压与第二共同电压之间迭接4个晶体管。上述偏压电路的设计使用差动放大器的原理，利用其中一个差动输入端输入一控制电压，此控制电压是利用输出级的两个晶体管的栅极电压的电压差与固定差值作比较所产生。此控制电压不会随着输出级的两个晶体管的栅极电压的共模电压跟着变动，因此上述的电压差值可以准确的控制在一预定范围内，且可达到减低输出信号的失真效果。
文档编号H03F3/45GK101471634SQ20071030521
公开日2009年7月1日 申请日期2007年12月29日 优先权日2007年12月29日
发明者刘长舜 申请人:瑞昱半导体股份有限公司