专利名称：一种上电延时电路的制作方法
技术领域：
本实用新型属于供电电路领域，尤其涉及一种上电延时电路。
技术背景在现有技术的上电延时电路中一般采用具有上电延时功能的芯片，利用芯片的I/O 口来控制MOS管(绝缘型场效应管)的导通，从而达到上电延时的目 的。但，采用芯片实现上电延时时，不仅增加成本，而且还占用系统资源。 实用新型内容本实用新型的目的在于提供一种上电延时电路，旨在解决现有的上电延时 电路成本高、占用系统资源的问题。本实用新型是这样实现的， 一种上电延时电路，包括MOS管，MOS管的 第一脚与供电电压输入端连接，第二脚与输出端连接，所述电路还包括热敏电阻，与供电电压输入端及输出端连接；分压电阻R (2) 、 R (4),与所述热敏电阻与输出端的连接点连接，对 其连接点的电压进行分压；三极管，b极与所述分压电阻R (2) 、 R(4)的连接点连接，e极接地；以及分压电阻R(5) 、 R(6),与所述三极管的c极连接，将进行分压后的电 压传输给所述MOS管。本实用新型的上电延时电路采用热敏电阻、三极管及分压电阻，在分压电 阻分压后的电压达到三极管的导通电压，并MOS管的电压达到导通电压时使
输入电压经MOS管传输到输出端，从而利用硬件实现了上电延时，解决现有 的上电延时电路成本高、占用系统的问题。
图l是本实用新型提供的上电延时电路的电路图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图 及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体 实施例仅仅用以解释本实用新型，并不用于限定本实用新型。本实用新型的上电延时电路采用热敏电阻、三极管及分压电阻，通过热敏电阻阻值变化特性控制三极管的导通，并在与分压电阻连接的MOS管的第二 脚的电压达到导通电压时MOS管导通，实现上电延时。如图l所示，本实用新型的上电延时电路包括热敏电阻R1、分压电阻R2、 R4、三极管Q2、分压电阻R5、 R6及MOS管Ql。上电延时电路上电后，起初与供电电压输入端连接的热敏电阻Rl的另一 端的电压(即输出端(to IC power pin)的输出电压)U1=VCC-I*R1。热敏电 阻R1因为有电流通过，进行发热，从而阻值降低，Ul緩慢上升。电阻R2和 R4与热敏电阻R1并联连接，对电压U1进行分压。因为U1緩慢上升，电阻 R2与R4的连接点的电压U4也緩慢上升。电压U4可以用以下公式表示U4=U1*R4/ (R2+R4)电阻R2与R4的连接点与三极管Q2的b极连接，三极管Q2的c极经过 电阻R5分别与电阻R6及M0S管Q1的栅极连接。电阻R6与电阻R1的电压 输入端连接，MOS管Ql分别与电阻Rl的两端连接。电阻R6与三极管Q2的 c极的连接端的电压为U2。因此，当电压U4大于等于Q2的导通电压时三极 管Q2导通，电阻R5及R6对VCC分压，此时U2=VCC*R5/ (R5+R6 )。在选 取合适的R5、 R6阻值使VCC-U2大于等于MOS管Ql的导通电压时，MOS 管Ql的第一脚与第三脚导通，电流从MOS管Ql的第一脚流向第三脚，此时 U1=VCC。在具体实施当.中，供电电压输入端VCC与电阻R1之间连接有保险管Fl， 保护上电延时电路。另，三极管Q2的b极与电阻Rl、 R4连接点之间连接有稳 压二极管Dl及电阻R3，保护三极管。此外，三极管Q2的e极与电阻R6、 MOS管Ql的连接点之间连接有电容C2，电阻R4的两端并联连接有电容Cl 进4亍整流滤波。本实用新型的上电延时电路采用热敏电阻、三极管及分压电阻，在分压电 阻分压后的电压达到三极管的导通电压，并MOS管的电压达到导通电压时使 输入电压经MOS管传输到输出端，从而利用硬件实现了上电延时，解决现有 的上电延时电路成本高、占用系统资源的问题。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型， 凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应 包含在本实用新型的保护范围之内。
权利要求1、一种上电延时电路，包括MOS管，MOS管与供电电压输入端连接，第二脚与输出端连接，其特征在于，所述电路还包括热敏电阻，与供电电压输入端及输出端连接；分压电阻R(2)、R(4)，与所述热敏电阻与输出端的连接点连接，对其连接点的电压进行分压；三极管，b极与所述分压电阻R(2)、R(4)的连接点连接，e极接地；以及分压电阻R(5)、R(6)，与所述三极管的c极连接，将进行分压后的电压传输给所述MOS管。
2、 如权利要求1所述的上电延时电路，其特征在于，所述电路还包括二极 管，与所述三极管的b极及分压电阻R (2)与R (4)的连接点连接。
3、 如权利要求2所述的上电延时电路，其特征在于，所述二极管与分压电 阻R (2)与R (4)的连接点之间连接有电阻。
4、 如权利要求1所述的上电延时电路，其特征在于，所述热敏电阻与供电 电压输入端之间连接有保险管。
5、 如权利要求1所述的上电延时电路，其特征在于，所述电阻R(4)的 两端与电容并联连接。
6、 如权利要求1所述的上电延时电路，其特征在于，所述三极管及与其串 联连接的电阻R( 5 )与电容并联连接。
专利摘要本实用新型适用于供电电路领域，提供了一种上电延时电路，包括MOS管，所述电路还包括热敏电阻，与供电电压输入端及输出端连接；分压电阻R(2)、R(4)，与所述热敏电阻与输出端的连接点连接，进行分压；三极管，b极与所述分压电阻R(2)、R(4)的连接点连接，e极接地；以及分压电阻R(5)、R(6)，与所述三极管的c极连接，将进行分压后的电压传输给所述MOS管。本实用新型的上电延时电路采用热敏电阻、三极管及分压电阻，在分压后的电压达到三极管的导通电压，并MOS管的电压达到导通电压时使输入电压经MOS管传输到输出端，从而利用硬件实现了上电延时，解决现有的上电延时电路成本高、占用系统资源的问题。
文档编号H03K17/284GK201044435SQ20072012045
公开日2008年4月2日 申请日期2007年5月31日 优先权日2007年5月31日
发明者聂湖清 申请人:深圳创维－Rgb电子有限公司