电平移位电路及使用该电路的驱动器和显示装置的制作方法

专利名称：电平移位电路及使用该电路的驱动器和显示装置的制作方法
技术领域：
本发明涉及一种电平移位电路及使用该电路的驱动器和显示装置。
背景技术：
最近，在显示装置领域中正在开发使用液晶显示装置或有机EL (Electro Luminescence,场致发光)元件的显示器等使用各种显示器 件的显示器。上述显示装置要求高画质化(多灰度化)，存在扫描信 号和灰度信号的电压振幅提高的趋势。因此，对显示面板的扫描线进 行驱动的行驱动器、和利用灰度信号对显示面板的数据线进行驱动的 列驱动器的输出部要求高电压。
另一方面，从显示控制器提供给行驱动器和列驱动器的各种控制 信号和影像数据信号，要求以较少的布线数量进行高速传输、低EMI (Electro-Magnetic Interference,电磁干扰)等，上述信号的振幅逐渐 在减小。
并且，在行驱动器和列驱动器内部，也为了抑制用于处理随高精 细化、多灰度化而增加的数据量的逻辑电路面积增大(高成本化)， 采用精细工艺，随之逻辑电路的电源电压存在低电压化的趋势。
艮P，要求行驱动器和列驱动器在输入部为低电压、在输出部为高 电压。
因此，在把输入部的低电压信号转换为输出部的高电压信号的电 平移位电路中，必须迅速地把低振幅信号转换为高振幅信号。
9图21是表示把低振幅信号转换为高振幅信号的电平移位电路的 典型结构的一例的图(参照后述的专利文献1)。参照图21，该电平
移位电路接收低电压的信号IN，输出高电压的输出信号和OUT、 OUT 的反相信号OUTB。该电平移位电路具有发挥输出端子Wl、 W2的充 电元件的作用的P沟道MOS晶体管Pl、 P2，源极连接到电源端子 VDD3，栅极分别连接到输出端子W2、 Wl，漏极分别连接到输出端子 Wl、 W2。 P沟道MOS晶体管P1、 P2在栅极分别接收从输出端子W2、 Wl输出的高振幅的输出信号OUT、 OUTB。 P沟道MOS晶体管Pl、 P2的栅极与源极间电压VGS的绝对值最大为IVSS-VDD3 | 。另一方面， N沟道MOS晶体管N1、N2发挥输出端子Wl、 W2的放电元件的作用， 上述N沟道MOS晶体管Nl、 N2的源极连接到电源端子VSS，漏极分 别连接到输出端子W1、 W2，栅极接收低电压的输入信号IN及其反转 信号(均是低振幅信号)。
放电元件N1、N2的栅极与源极间电压最大为输入信号IN的振幅， 放电元件N1、 N2的放电能力低于栅极与源极间电压VGS的绝对值最 大为IVSS-VDD3I的充电元件P1、 P2的充电能力。放电元件N1、 N2 和充电元件P1、 P2的漏极电流例如与(栅极与源极间电压-阈值)的平 方成比例，导通时栅极与源极间电压被设定为较大值的充电元件Pl、 P2的漏极电流大于放电元件N1、 N2的漏极电流。
因此，为了提高放电元件N1、 N2的放电能力，需要使放电元件 Nl、 N2的元件尺寸(W/L比，W为沟道宽度，L为沟道长度)足够大。
可是，放电元件N1、 N2的放电能力必须设定为超过充电元件P1、 P2的充电能力。通过考察放电动作容易理解这一点。
作为具体例，例如考虑输出端子Wl、 W2分别从VDD3(高电位)、 VSS (低电位)的状态(初始状态)开始变化的情况。在该状态下，充电元件P1导通、充电元件P2截止。并且，输入信号IN为低电平，放
电元件N1截止，放电元件N2导通。
在此，在输入信号IN从低电平变为高电平时，放电元件N1导通， 放电元件N2截止。但是，由于在输入信号IN刚从低电平变为高电平 后充电元件P1仍导通，所以放电元件N1为了使输出端子Wl变为低 电平(VSS)，作为放电元件N1的放电能力(NM0S晶体管N1的漏 极电流)所需的放电能力应超过充电元件P1的充电能力(PMOS晶体 管P1的漏极电流)。
因此，为了使图21的电平移位电路正常动作，必须使放电元件 Nl、 N2的元件尺寸(W/L比)足够大，并且使充电元件P1、 P2的元 件尺寸(W/L比)足够小，将放电能力设定为超过充电能力。即，构 成图21所示电平移位电路的放电元件的各元件尺寸增大，面积增大。 尤其在输入信号IN为低电压时，由于放电元件N1、 N2的放电能力相 对降低，因此需要进一步增大电路面积。
并且，难以将晶体管及尺寸设定成使放电元件Nl、 N2的放电能 力大幅超过充电元件P1、 P2的充电能力。
在增大放电元件N1、 N2的W/L比时，由于寄生电容增加，因此 电平移位动作变慢，Nl、 Pl同时为导通状态、或N2、 P2同时为导通 状态的期间变长，所流过的贯通电流过度增加，还产生功耗增大的问 题。
图22是表示专利文献1的结构的图。参照图22，具有P沟道 MOS晶体管P51、 P52，其源极连接到电源端子VDD3，漏极分别连接 到W3、 W4; P沟道MOS晶体管P3、P4，其源极连接到电源端子VDD3， 漏极分别连接到W3、 W4; P沟道MOS晶体管Pl、 P2，其源极分别连 接到W3、 W4，漏极分别连接到W1、 W2，栅极与W2、 Wl交叉连接；
11和N沟道MOS晶体管N1、 N2，其源极连接到电源端子VSS，漏极分 别连接到W1、 W2，栅极分别连接到输入端子IN和使输入端子IN的 信号反转的反相器INVO的输出，向P沟道MOS晶体管P3、 P52的栅 极提供利用反相器INV 1将W2反转后的信号，向P沟道MOS晶体管 P4、 P51的栅极提供利用反相器INV2将INV1的输出反转后的信号， INV 2的输出连接到输出端子OUT。该电路的目的在于，在把P沟道 MOS晶体管P51、 P52设为高电阻晶体管，且放电元件N1、 N2之一的 控制端子从低振幅的低电平变为高电平时，容易降低输出节点(Wl或 W2)，实现高速的电平移位动作和抑制贯通电流。
例如，作为初始状态考虑以下状态，输入信号IN为低振幅的低电 平，放电元件N1、 N2分别截止、导通，充电元件P1、 P2分别导通、 截止，输出节点Wl、 W2分别是高振幅的高电平、低电平，利用INV 1 接收输出节点W2的输出信号的反相信号的P沟道MOS晶体管P3、 P52分别截止，利用INV 2接收输出节点W2的输出信号的同相信号的 P沟道MOS晶体管P4、 P51分别导通。此时，形成为高电阻晶体管的 P沟道MOS晶体管P51的充电能力弱，从而输出节点Wl保持高振幅 的高电平。
下面，考虑从上述初始状态开始输入信号IN由低电平变为高电平 的情况。此时，放电元件N1、 N2分别导通、截止，通过放电元件N1， 输出节点Wl从高振幅的高电平放电为低电平。
另外，变为导通后的放电元件Nl的放电能力必须超过充电元件 Pl的充电能力。该情况下，由于充电元件P1的充电能力由高电阻晶体 管P51决定，所以放电元件Nl能够比较容易地使输出节点Wl变为低 电平。
通过输出节点Wl变为低电平，充电元件P2导通，使输出节点 W2变为高电平。此时，充电元件P2的充电能力由P沟道MOS晶体管
12P4的充电能力决定，充电元件P2能够容易地使输出节点W2变为高电平。
在输出节点W2变为高电平时，栅极连接到反相器INV l的输出 端的P沟道MOS晶体管P3、 P52均导通，栅极连接到反相器INV 2 的输出端的P沟道MOS晶体管P4、 P51均截止。由此，由于形成为高 电阻晶体管的P52的充电能力弱，从而变为高振幅高电平的输出节点 W2保持为高电平。
专利文献l:日本专利特开2001-298356号公报
以下说明本发明人的分析结果。
在图22的电平移位电路中，放电元件N1、 N2只要是放电能力超 过高电阻晶体管P51、 P52的充电能力的元件尺寸即可。并且，充电元 件P1、 P2的充电能力也只要在高电阻晶体管P51、 P52的充电能力以
上即可。
图22的电平移位电路与图21的电平移位电路相比，虽然元件数 量增多，但各元件的晶体管尺寸比较小，电平移位电路整体的面积比 较小。并且，图22的电平移位电路还可以实现高速动作，且由于抑制 了过渡的电流，所以还可以实现低功率。
但是，在图22的电平移位电路中，如果高电阻晶体管P51、 P52 的电阻值过低，则在进行电平移位动作时，从高电位电源向低电位电 源流过贯通电流，动作变迟缓。
另一方面，如果高电阻晶体管P51、 P52的电阻值过高，则高电阻 晶体管P51、 P52的充电能力非常弱，保持为高振幅高电平的输出节点 的电位容易变得不稳定(可靠性降低)。尤其在长时间地持续相同状态时，保持为高电压(VDD3)的高电
平的输出节点由于周围的噪声等而向低电平一侧变动，有可能导致错 误动作和贯通电流。
并且，随着电源电压VDD3成为高电位，高电阻晶体管P51、 P52 的电阻值降低。因此，为了维持高电阻晶体管P51、 P52的电阻值，必 须使高电阻晶体管P51、 P52的沟道长度尺寸足够大。其结果，产生面 积增大的问题。

发明内容
本发明的目的在于，提供一种把低振幅的输入信号迅速转换为高 振幅信号的电平移位电路。
并且，本发明的其他目的在于，提供一种驱动器及具有该驱动器 的显示装置，在需要多个电平移位电路的多输出驱动器中，能够实现 高速动作，并且能够实现低功耗、小面积和低成本化。
为了解决上述问题，本发明的结构大致如下。
根据本发明的一个方面，提供一种电平移位电路，包括第1电 平移位器，其连接于提供第1电压的第1供电端子与第1和第2输出 端子之间，从第1和第2输入端子分别输入第1和第2输入信号，并 根据所述第1和第2输入信号，把所述第1和第2输出端子中的一个 设定为所述第1电压一侧的电平(第1电压电平)；第2电平移位器， 其连接于提供第2电压的第2供电端子与所述第1和第2输出端子之 间，相对于所述第1和第2输出端子中由所述第1电平移位器设定为 所述第1电压电平的所述一个输出端子，把另一个输出端子设定为所 述第2电压一侧的电平(第2电压电平)；和进行控制的电路，接收 第1控制信号，对于所述第1和第2输出端子中、在所述第1和第2
14输入信号输入到所述第1和第2输入端子的时间点为所述第2电压电
平的一个输出端子，所述进行控制的电路在第1期间切断所述第2电 平移位器中所述一个输出端子与所述第2供电端子之间的电流路径， 所述第1期间包括所述第1和第2输入信号输入到所述第1和第2输 入端子的时间点，并且在所述第1期间之后的第2期间，所述进行控 制的电路解除所述一个输出端子与所述第2供电端子之间的电流路径 的切断，所述第1和第2输出端子的输出振幅大于所述第1和第2输 入信号的振幅。
在本发明涉及的一种电平移位电路中，所述第1和第2输入信号 以预定的周期输入到所述第1和第2输入端子，所述第1期间包括所 述第1和第2输入信号输入到所述第1和第2输入端子的输入时间点， 所述第1期间与所述第2期间的时间之合为与所述第1和第2输入信 号的周期相同的长度。
在本发明涉及的一种电平移位电路中，也可以包括锁存部，其接 收所述第1和第2输出端子各自的电压，根据所述第1控制信号控制 所述第1和第2输出端子各自的电压的锁存动作，作为输出信号输出 第2和第3控制信号，所述第2电平移位器包括第1开关部，其进 行以下控制，根据所述第1控制信号，在所述第1期间切断所述第1 和第2输出端子与所述第2供电端子之间的电流路径，并在所述第2 期间解除所述切断；和第2开关部，其进行以下控制，根据所述第2 和第3控制信号，在所述第1期间切断所述第1和第2输出端子中、 在所述第1期间的开始时间点取所述第2电压电平的一个输出端子与 所述第2供电端子之间的电流路径，并在所述第2期间解除所述一个 输出端子与所述第2供电端子之间的电流路径的切断。
在本发明涉及的一种电平移位电路中，所述第1开关部包括第1 和第2开关，分别插入在所述第1和第2输出端子与所述第2供电端 子之间的电流路径中，根据所述第1控制信号被控制为共同导通、断
15开。所述第2开关部包括第3开关，其与所述第1开关并联地插入 在所述第1输出端子与所述第2供电端子之间的电流路径中，根据所 述第2控制信号控制导通、断开；和第4开关，其与所述第2开关并 联地插入在所述第2输出端子与所述第2供电端子之间的电流路径中， 根据所述第3控制信号控制导通、断开。
在本发明涉及的一种电平移位电路中也可以构成为，所述锁存部
根据所述第1控制信号，在所述第1期间停止接收所述第1和第2输 出端子的电压，并输出将所述第1期间开始时间点的所述第1和第2 输出端子的电压电平锁存了的信号，分别作为所述第2和第3控制信 号，所述锁存部在所述第2期间成为直通模式，输出根据所述第1和 第2输出端子的电压电平所形成的信号，分别作为所述第2和第3控 制信号。
在本发明涉及的一种电平移位电路中也可以构成为，所述第2电 平移位器包括第1和第2晶体管，该第1和第2晶体管的第1端子分 别连接到所述第1和第2输出端子，发挥向所述第2电压电平一侧进 行电平移位的作用，所述第1和第3开关在所述第1晶体管的第2端 子与所述第2供电端子之间彼此并联连接，所述第2和第4开关在所 述第2晶体管的第2端子与所述第2供电端子之间彼此并联连接。
在本发明涉及的一种电平移位电路中也可以构成为，所述第2电 平移位器包括第1和第2晶体管，该第1和第2晶体管的第1端子连 接到所述第2供电端子，发挥向所述第2电压电平一侧进行电平移位 的作用，所述第1和第3开关在所述第1晶体管的第2端子与所述第1 输出端子之间并联连接，所述第2和第4开关在所述第2晶体管的第2 端子与第2输出端子之间并联连接。
在本发明涉及的一种电平移位电路中，所述第1晶体管的控制端 子连接到所述第2输出端子，所述第2晶体管的控制端子连接到所述第l输出端子。
在本发明涉及的一种电平移位电路中，所述锁存部包括第5和第
6开关，该第5和第6开关的一端分别连接到所述第1和第2输出端子，另一端分别连接到所述第3和第4开关的控制端子，该第5和第6开关根据所述第1控制信号控制导通、断开，保持与所述另一端分别连接的电容所采样的电压。
在本发明涉及的一种电平移位电路中，所述第1电平移位器包括第3和第4晶体管，分别连接在所述第1供电端子与所述第1和第2输出端子之间，该第3和第4晶体管的控制端子分别连接到所述第1和第2输入端子。
在本发明涉及的一种电平移位电路中，所述第1电平移位器包括一端连接到所述第1供电端子的电流源；以及第3和第4晶体管，共同连接的第1端子彼此连接到所述电流源的另一端，第2端子分别连接到所述第1和第2输出端子，控制端子分别连接到所述第1和第2输入端子。
在本发明涉及的一种电平移位电路中，所述锁存部也可以包括第5和第6开关，该第5和第6开关的一端分别连接到所述第1和第2输出端子，根据所述第1控制信号控制导通、断开；第1和第2反相器，该第1和第2反相器的输入端分别连接到所述第5和第6开关的另一端；以及第3和第4反相器，该第3和第4反相器的输入端分别连接到所述第1和第2反相器的输出端，该第3和第4反相器的输出端经由根据所述第1控制信号的互补信号控制导通、断开的第7和第8开关，分别连接到所述第1和第2反相器的输入端，所述第1和第2反相器的输出端分别连接到所述第4和第3开关的控制端子。
在本发明涉及的一种电平移位电路中，包括第1和第2锁存电路，接收所述第1和第2输出端子各自的电压，根据所述第1控制信号，在所述第1期间输出将所述第1期间开始时间点的所述第1和第2
输出端子的电压电平锁存了的信号，分别作为第2和第3控制信号，所述第1和第2锁存电路在所述第2期间成为直通模式，输出根据所述第1和第2输出端子的电压电平所形成的信号，分别作为所述第2和第3控制信号；第1逻辑电路，其接收所述第1锁存电路的输出，根据所述第1控制信号，在所述第1期间输出所述第1锁存电路的输出，作为所述第2控制信号；和第2逻辑电路，其接收所述第2锁存电路的输出，根据所述第1控制信号，在所述第1期间输出所述第2锁存电路的输出，作为所述第3控制信号，在所述第2期间，所述第l和第2逻辑电路输出用于将所述第2电平移位器中所述第1或第2输出端子与所述第2供电端子之间的电流路径的切断解除的信号，作为所述第2和第3控制信号。
在本发明涉及的一种电平移位电路中，包括第1和第2晶体管，分别连接在第1电源端子与第1和第2输出端子之间，在控制端子分别接收相对低振幅的彼此互补的输入信号；第3和第4晶体管，分别连接在第2电源端子与所述第1和第2输出端子之间，该第3和第4晶体管的控制端子分别连接到所述第2和第1输出端子；锁存部，输入从所述第1和第2输出端子输出的相对高振幅的彼此互补的输出信号，并在与第l控制信号对应的时序输出互补的第2、第3控制信号；第1和第2开关，分别以与所述第3和第4晶体管串联的形式连接在所述第2电源端子与所述第1和第2输出端子之间，根据所述第1控制信号被控制为共同导通、断开；以及第3和第4开关，以分别与所述第3和第4晶体管串联的形式、且分别与所述第1和第2开关并联的形式，连接在所述第2电源端子与所述第1和第2输出端子之间，根据所述第2和第3控制信号分别互补地控制导通、断开。
根据本发明，提供一种扫描驱动器，包括电平移位电路组，接收从对传输信号进行传输的移位寄存器中所对应的级输出的低振幅的
18信号，进行电平移位而使上述低振幅的信号成为高振幅的信号后输出；和缓冲器，其接收所述电平移位电路组的输出，驱动显示面板的扫描线，作为所述电平移位电路，具有上述本发明涉及的电平移位电路。
根据本发明，提供一种数据驱动器，包括电平移位电路，其接收从对数字数据进行锁存的数据锁存电路输出的低振幅的信号，进行电平移位而使上述低振幅的信号成为高振幅的信号后输出；数字模拟转换器，其接收来自所述电平移位电路的数字信号，并转换为模拟信号；和缓冲器，其接收所述数字模拟转换器的输出，驱动显示面板的数据线，作为所述电平移位电路，具有上述本发明涉及的电平移位电路。
根据本发明，提供一种包括所述扫描驱动器的显示装置。根据本发明，提供一种包括所述数据驱动器的显示装置。
根据本发明，能够把低振幅的输入信号迅速转换为高振幅信号，而几乎不产生输出信号相对于输入信号的延迟。
并且，根据本发明，在需要多个电平移位电路的多输出驱动器及具有该驱动器的显示装置中，能够实现高速动作、低功耗、及小面积(低成本)。


图1是表示本发明的实施例1的结构的图。
图2是表示本发明的实施例1的时序动作的一例的图。
图3是表示本发明的实施例1-1的结构的图。
图4是表示本发明的实施例1-2的结构的图。
图5是表示本发明的实施例1-1、 l-2的时序动作的一例的图。
图6是表示本发明的实施例1-3的结构的图。
图7是表示本发明的实施例1-4的结构(图3的一个具体例)的
19图。
图8是表示本发明的实施例1-5的结构(图4的一个具体例)的图。
图9是表示本发明的实施例1-4、 ！-5的时序动作的一例的图。图IO是表示本发明的实施例l-6的结构的图。图11是表示本发明的实施例1-7的结构(图10的一个具体例)的图。
图12是表示本发明的实施例1-8的结构的图。图13是表示本发明的实施例1-8的时序动作的一例的图。图14是表示本发明的实施例l-9的结构的图。图15是表示本发明的实施例1-10的结构(图14的一个具体例)的图。
图16是表示本发明的实施例1-9、 l-10的时序动作的一例的图。图17是表示本发明的实施例2的行驱动器的结构的一例的图。图18是表示本发明的实施例3的列驱动器的结构的一例的图。图19是表示本发明的实施例4的显示装置的结构的一例的图。图20(A)、 (B)、 (C)是表示图19中像素的例子的图。图21是表示现有技术的电平移位电路的结构的图。图22是表示现有技术的电平移位电路的结构的图。
具体实施例方式
为进一步详细说明上述的本发明，参照附图进行如下说明。根据本发明的一个方式，电平移位电路(参照图1)包括第1电平移位电路(10)，其连接于提供第1电压(VE1)的第l供电端子(电源端子)(El)与第1和第2输出端子(3、 4)之间，从第1和第2输入端子(1、 2)分别输入第1和第2输入信号(vil、 vi2)，并根据所述第1和第2输入信号，把第l和第2输出端子(3、 4)中的一个设定为第1电压电平(VE1);和第2电平移位电路(20)，其连接于提供第2电压(VE2)的第2供电端子(电源端子)(E2)与所述第l和第2输出端子(3、 4)之间，相对于所述第1和第2输出端子(3、 4)中被设定为所述第1电压电平(VE1)的所述一个输出端子，把另一个输出端
子设定为第2电压电平(VE2)。根据第1控制信号(S0)进行以下控制对于所述第1和第2输出端子(3、 4)中、在所述第1和第2输入信号(v';l、 vi2)输入到所述第1和第2输入端子(1、 2)的时间点为所述第2电压电平(VE2)的一个输出端子，在所述第2电平移位电路(20)中，在第1期间(Tl)切断所述一个输出端子与所述第2供电端子(E2)之间的电流路径，所述第1期间包括所述第1和第2输入信号输入到所述第1和第2输入端子的时间点，并且在所述第1期间之后的第2期间(T2)，解除所述一个输出端子与所述第2供电端子之间的电流路径的切断。所述第1和第2输出端子(3、 4)的输出振幅(VE1、 VE2)大于所述第1和第2输入信号的振幅(VE3、 VE4)。根据本发明，相对于输入信号的振幅，能够转换为数倍以上的高振幅信号，而几乎不产生输出信号相对于输入信号的延迟。根据本发明，除上述方式之外，还能够扩展出多种方式。以下根据实施例进行说明。
实施例(实施例1)
图1是表示本发明的电平移位电路的一个实施例的结构的图。参照图1，该电平移位电路包括第1电平移位器10、第2电平移位器20和锁存部30 (也称为"反馈控制部")。在图1中，vil、 vi2是低振幅的输入信号，VOl、 V02是互补的高振幅的输出信号，VE1、 VE2分别是低电位和高电位的第1、第2电压电平，clk是低振幅的基准数字信号(时钟)，ctl是低振幅的时序控制信号，S0、 S3、 S4分别是高振幅的控制信号。
第1电平移位器IO连接于提供第1电压电平(VE1)的第1电源端子(El)与第l和第2输出端子3、 4之间，接收具有第3和第4电压电平(VE3禾PVE4)的振幅的输入信号(vil或vi2或以上两者)，并根据输入信号的电压电平的变化，把第1和第2输出端子3、 4中的一个驱动为第1电压电平(VE1)。第2电平移位器20连接于提供第
212电压电平(VE2)的第2电源端子(E2)与第1和第2输出端子3、 4 之间，根据第1电平移位器10的动作，把第1和第2输出端子3、 4 中的另一个驱动为第2电压电平(VE2)。
控制信号产生电路90输入低振幅的2值信号即基准数字信号(时 钟信号)(clk)和时序控制信号(ctl)，并且生成第1控制信号S0并 将其输出，以控制第1期间(Tl)(也称为"第1控制期间")和第2 期间(T2)(也称为"第2控制期间")，所述第1期间包括输入信 号(vil、 vi2)的电压电平变化的时序即第1时刻，所述第2期间包括 该输入信号(vil、 vi2)的电压电平处于稳定状态的第2时刻。第l控 制信号S0具有第1和第2电压电平(VE1禾卩VE2)的高振幅。
虽然没有特别限定，但时钟信号clk规定输入到端子1、 2的输入 信号(数据信号)的循环(数据循环)。虽然并不特别限制本发明， 但控制信号产生电路90所生成的单触发脉冲相对于规定数据循环的开 始的时钟信号clk的例如上升沿，在提前预定时间的时序上升为高电 平，在经过该输入信号(vil、 vi2)的变化时间点(变化时的时序)后 下降为低电平，控制信号产生电路90把该脉冲作为第1控制信号S0 输出。即，第1控制信号S0的脉冲比数据循环的开始时间点(即输入 信号(vil、 vi2)输入到端子l、 2的时间点)提前预定时间上升。
利用来自控制信号产生电路90的高振幅的第1控制信号S0的高 电平脉冲的上升时间点和下降时间点规定第1期间(Tl)。
把从第1期间Tl的结束时间点到下一个第1期间开始为止作为第 2期间T2，第1控制信号S0的低电平期间规定第2期间T2。
控制信号产生电路90也可以根据所输入的时序控制信号ctl，规 定第1控制信号S0的开始时序(选通位置)、脉宽等。使用任意的延 迟控制、脉冲生成技术来实现控制信号产生电路90的第1控制信号S0的时序控制。
规定低振幅的输入信号(Vil、 Vi2)的振幅的下限和上限的第3和
第4屯压屯平(VE3和VE4)，被设定在第1和第2电压电平之间， 并且第3和第4电压电平(VE3和VE4)的电位差被设定为小于所述 第1和第2电压电平(VE1和VE2)的电位差。
第2电平移位器20根据从控制信号产生电路90输出的第1控制 信号(S0)、以及来自锁存部30的高振幅的第2、第3控制信号S3、 S4的值，在第1期间(Tl)切断第1和第2输出端子3、 4中在第1 期间(Tl)开始时为第2电压电平(VE2)的一个输出端子与第2电源 端子(E2)之间的电流路径。
并且，第2电平移位器20根据从控制信号产生电路90输出的第 l控制信号(SO)、以及来自锁存部30的第2、第3控制信号S3、 S4 的值，在继第l期间(Tl)之后的第2期间(T2)使在第l期间(Tl) 被切断的、该第1和第2输出端子3、 4中的一个输出端子与第2电源 端子(E2)之间的电流路径恢复为可导通状态。
锁存部30 (反馈控制部)根据从控制信号产生电路90输出的第1 控制信号(SO)的值，控制第2电平移位器20。更具体地讲，锁存部 30输入从第1和第2输出端子3、 4分别输出的第1和第2输出信号
(VOl、 V02)和从控制信号产生电路90输出的第l控制信号(SO)， 并且根据第1控制信号(SO)的值，在第1期间(Tl)把在第1期间
(Tl)开始时对输出信号(VOl、 V02)进行锁存了的高振幅的输出 信号(VOl、 V02)分别作为第2和第3控制信号(S3、 S4)输出给 第2电平移位器20。第2电平移位器20根据来自锁存部30的高振幅 的第2和第3控制信号(S3、 S4)，切断第l和第2输出端子3、 4中 在第1期间(Tl)开始时为第2电压电平(VE2)的输出端子与第2 电源端子(E2)之间的电流路径。
23另外，在第2期间(T2)，锁存部(30)的锁存动作被解除(直 接输出输入信号)。在第2电平移位器20中，使在第l期间(Tl)被
一ti^[;7 fcr笛o出、"石^M:^ ,c、 々广m 由、)右S夂》2 左A山5当工'卜t智TTT 3
通状态。
另外，在本实施例中，在第2电平移位器20中，根据第l控制信 号(SO)和从锁存部30输出的第2和第3控制信号(S3、 S4)，解除 在第1期间(Tl)被切断了与第2电源端子(E2)之间的电流路径的 输出端子、与第2电源端子(E2)之间的电流路径的切断，但是本发 明不限于上述结构。例如，在第2电平移位器20中，也可以不使用来 自锁存部30的第2和第3控制信号(S3、 S4)，而根据第l控制信号 (SO)进行上述控制。或者，如后文说明的其他实施例，在第2电平 移位器20中，也可以不使用第l控制信号(SO)，而使用来自锁存部 30的第2和第3控制信号(S3、 S4)，控制第1输出端子3或第2输 出端子4与第2电源端子(E2)之间的电流路径的切断及其解除。
在图l所示的本实施例中，也与上述的现有技术(图21)相同， 如果输入信号(vil、 vi2)的振幅减小，则把第l、第2输出端子3、 4 中的一个驱动为第1电压电平(VE1)的第1电平移位器(10)的电流 驱动能力(使输出端子放电的能力)减弱。
但是，在本实施例中，在第l期间(Tl)，第2电平移位器20切 断第1和第2输出端子3、 4中处于第2电压电平(VE2)的一个输出 端子与第2电源端子(E2)之间的电流路径。因此，第1电平移位器 10能够使第1和第2输出端子3、 4中处于第2电压电平(VE2)的一 个输出端子迅速变化为第1电压电平(VE1)。此时，第1和第2输出 端子3、 4中的另一个输出端子由第2电平移位器20充电而驱动，从 第1电压电平(VE1)变化为第2电压电平(VE2)。由于第2电平移 位器20的作用(充电驱动能力)比第1电平移位器10的作用(放电驱动能力)强，所以容易进行从第1电压电平(VE1)向第2电压电平 (VE2)的变化。即，如上所述，构成第2电平移位器20的充电元件 (P沟道MOS晶体管)(未图示)的源极与栅极电压的绝对值最大为 !VE1=VE2| ，其大于构成第1电平移位器10的放电元件(N沟道MOS 晶体管)(未图示)的源极与栅极电压的最大值VE4-VE3，从而第2 电平移位器20的充电元件的充电能力大于第1电平移位器10的放电 元件的放电能力。
在本实施例中，在第l和第2输出端子3、 4中的一个输出端子被 驱动为第1电压电平(VE1)时，该一个输出端子与第2电源端子(E2) 之间的电流路径断开，另一个输出端子被驱动为第2电压电平(VE2)， 该另一个输出端子与第1电源端子(El)的电流路径断开，在第1电 源端子(El)与第2电源端子(E2)之间不会流过贯通电流。因此， 能够实现低功耗。
并且，在本实施例中，能够实现第1和第2输出端子3、 4各自的 输出信号VOl、 V02的电压电平的变化相对于输入信号vil、 vi2的电 压电平的变化几乎不延迟的高速动作。
这是因为，在本实施例中，比输入信号vil、 vi2的电压电平变化 的时间点提前预定时间，切断第l和第2输出端子3、 4中处于第2电 压电平(VE2)的输出端子与第2电源端子(E2)之间的电流路径，并 响应于输入信号vil、 vi2的电压电平的变化，使处于被切断了与第2 电源端子(E2)之间的电流路径的状态的输出端子从第2电压电平 (VE2)变为第1电压电平(VE1)。
另一方面，对于在输入信号vil、 vi2的电压电平变化之前处于第 2电压电平(VE2)的输出端子与第2电源端子(E2)之间的电流路径， 在该变化的时序切断该电流路径之后把该输出端子驱动为第1电压电 平(VE1)的情况下，从输入信号的转变到输出信号的转变的传播延迟时间大于本实施例。
并且，在本实施例中，第1电平移位器10和第2电平移位器20
各s的驱动能力彼此不受制约(一个电平移位器的驱动能力不对另一 个电平移位器的驱动能力产生制约)。因此，在本实施例中，能够将 构成各电平移位器的元件尺寸抑制得比较小，能够减小面积。
另外，从端子1、 2输入到第1电平移位器10的输入信号vil、 vi2 也可以作为彼此反相的两个输入信号而输入。
另外，在第1电平移位器10中，也可以根据端子1、 2的输入信 号vil、 vi2的电位差，切断第1和第2输出端子3、 4中处于第1电压 电平(VE1)的输出端子与第1电源端子(El)之间的电流路径。该情 况下，检测端子1与端子2的输入信号vil、 vi2的电位差，在来自端 子1的输入信号vil大于来自端子2的输入信号vi2、并且该电位差在 预定值以上时，切断第1输出端子3与第1电源端子(El)之间的电 流路径，并经由第2电平移位器20将第1输出端子3充电而驱动为第 2电压电平(VE2)。在来自端子2的输入信号vi2大于来自端子1的 输入信号vil、并且该电位差在预定值以上时，切断第2输出端子4与 第1电源端子(El)之间的电流路径，并经由第2电平移位器20将第 2输出端子4充电而驱动为第2电压电平(VE2)。第1和第2输出端 子3、 4中在输入信号变化之前处于第1电压电平(VE1)的输出端子 通过第2电平移位器20的充电作用，更迅速地变化为第2电压电平 (VE2)。
并且，在本实施例中，在输入信号是像数据信号等那样以预定周 期输入的信号时，优选第1期间(Tl)是输入信号的电压电平变化前 后的比较短的期间，并设定为与数据信号相同的周期。其理由如下。
假设在多个数据循环期间长期连续输入相同值的数据时，把第1
26期间(Tl)设定为包括相同数据连续的期间的长度(多个数据循环期 间)。此时，例如存在以下情况虽然第l输出端子3应该保持为第2
电压电平(VE2)，但提供第2电压电平(VE2)的第2电源端子(E2) 与第1输出端子3之问的电流路径被长时问(多个数据循环期间)切 断。该情况下，与第2电源端子(E2)是非接触状态的第1输出端子3 (应该保持为第2电压电平，因此与第1电源端子(El)是非接触) 受到噪声和周围信号的影响，存在其电压电平变动并产生错误动作的 可能性。
因此，把第1期间(Tl)设为输入信号的电压电平变化前后的比 较短的期间。并且，优选第1期间(Tl)被设定为与数据信号相同的 周期(即按照每个数据循环进行设定)。
在本实施例中，把第1期间(Tl)设为包括数据期间(数据信号 的周期)开始的时间点，在继第l期间(Tl)之后的第2期间(T2)， 解除第2电平移位器20中第2电源端子(E2)与输出端子之间的电流 路径的切断，使与第2电源端子(E2)为切断状态的输出端子成为与 第2电源端子(E2)导通的状态或可以导通的状态。
由此，即使在多个数据循环期间连续输入相同值的数据时，在第 2期间T2，也处于能够连接到提供与第l或第2输出端子3、 4所保持 的电压电平相同的电压电平的电源的状态，输出端子能够稳定地保持 本来应该保持的电压电平。其结果，能够确保电路动作的可靠性。
另外，在图l所示的实施例中，第2电平移位器20也可以不输入 第1控制信号SO，而根据来自锁存部30的第2、第3控制信号S3、 S4， 控制输出端子与第2电源端子E2之间的电流路径的切断及其解除(在 后面参照图14进行说明)。考虑到上述变形例，在图1中利用虚线表 示端子7与第2电平移位器20之间的第1控制信号SO。但是，即使在 第2电平移位器20没有输入第1控制信号S0的结构中，锁存部30也根据第1控制信号SO控制第2、第3控制信号S3、 S4，并根据第1控 制信号SO控制输出端子与第2电源端子E2之间的电流路径的切断及 其解除。
图2是表示图1所示本实施例的电平移位电路动作的一例的时序 波形图。图2表示以数据信号等的周期输入输入信号时的一例，示意 地表示图1中端子1和2的电压vil (实线)及vi2 (虚线)、第1和 第2输出端子3和4的电压V01 (实线)及V02 (虚线)的电压波形， 输出端子3、 4和第2电源端子E2间是否切断，第1和第2期间(Tl、 T2)的控制时序，数据期间的时序关系。电压电平的关系为 VE2>VE4>VE3》VE1，把VE2设为高电位，把VE1设为低电位。利 用VE4、 VE3规定输入信号vil、 vi2的振幅，利用VE2、 VE1规定输 出信号VOl、 V02的振幅。
参照图2，在连续的3个数据期间TD1、 TD2、及TD3，输入信号 vil在期间TD1为高电平(VE4)，在期间TD2和TD3为低电平(VE3)。
输入信号vi2是vil的反相信号。把根据第1 第3控制信号S0、 S3、 S4控制的两个期间T1、 T2的时序表示为控制时序。
第1期间Tl被设定为包括输入信号的数据期间TD1的开始时刻 td0的期间t0-tl、包括数据期间TD2的开始时刻tdl的期间t2-t3、及 包括数据期间TD3的开始时刻td2的期间t4-t5。
第2期间T2被设定为输入信号的电压电平恒定地保持为低电平或 高电平的期间tl-t2、期间t3-t4、及期间t5-t6。
并且，在把第1期间T1及其之后的第2期间T2设为l个循环时， 控制时序的l个循环(=T1+T2)被设定为与数据期间相同的周期。在初始状态的时刻t0，输入信号vil、 Vi2分别为低振幅的低电平 (VE3)、高电平(VE4)，第1、第2输出端子3、 4的输出信号VOl、 V02为高振幅的低电平(VE1)、高电平(VE2)。在此，锁存部30 检测出在第i期间Tl的丌始吋刻tO处于高电平(VE2)的第2输岀端 子4，并根据第2、第3控制信号S3、 S4，在第1期间Tl (期间t0-tl ) 切断第2电平移位器20中第2输出端子4与第2电源端子E2之间的 由》存—
在之后的时刻td0，在输入信号vil、 vi2分别变为高电平、低电平 时，第1电平移位器10使第2输出端子4的电压电平从高电平(VE2) 变化(放电)为低电平(VE1)。并且，响应于第1电平移位器10的 动作，第2电平移位器20使第l输出端子3的电压电平从低电平(VE1) 变化(充电)为高电平(VE2)。
另外，即使在输入信号vil、 vi2的振幅小、第1电平移位器10的 放电能力比较小时，由于在第1期间Tl第2输出端子4与第2电源端 子E2之间被切断，所以与在第2输出端子4连接到第2电源端子E2 的状态下放电而驱动的情况相比，第1电平移位器IO也能够更迅速地 将第2输出端子4驱动为低电平(VE1)。
接着，在时刻tl，第1期间Tl结束，第2电平移位器20中第2 输出端子4与第2电源端子E2之间的电流路径的切断被解除。
在第2期间T2 (期间tl-t2)，第1、第2输出端子3、 4分别稳 定地保持为高振幅的高电平(VE2)、低电平(VE1)。
接着，在时刻t2，锁存部30检测出处于高电平(VE2)的第l输 出端子3，并根据高振幅的第2、第3控制信号S3、 S4，在第1期间 Tl (期间t2-t3)切断第2电平移位器20的第l输出端子3与第2电源 端子E2之间的电流路径。
29在之后的时刻tdl，在输入信号Vil、 Vi2分别变为低振幅的低电平
(VE3)、高电平(VE4)吋，第1电平移位器10使第1输出端子3 的电压电平从高振幅的高电平(VE2)变化(放电)为低电平(VE1)。 并且，响应于第1电平移位器10的动作，第2电平移位器20使第2 输出端子4的电压电平从高振幅的低电平(VE1)变化(充电)为高电
平",PO、
另外，即使在第l电平移位器10的放电能力比较小时，由于在t2-t3 的第1期间Tl第1输出端子3与第2电源端子(E2)间的电流路径被 切断，所以第1电平移位器10以能够迅速地将第1输出端子3驱动为 低电平(VE1)。
在时刻t3，第1期间Tl结束，第2电平移位器20中第1输出端 子3与第2电源端子E2之间的电流路径的切断被解除。
在第2期间T2 (期间t3-t4)，第1、第2输出端子3、 4分别稳 定地保持为高振幅的低电平(VE1)、高电平(VE2)。
接着，在时刻t4，锁存部30检测出处于高振幅高电平(VE2)的 第2输出端子4，并根据第2、第3控制信号S3、 S4，在第1期间Tl (期间t4-t5)切断第2电平移位器20中第2输出端子4与第2电源端 子E2之间的电流路径。
在之后的时刻td2，在输入信号vil、 vi2分别仍维持低振幅的低电 平(VE3)、高电平(VE4)时，第1电平移位器10仍将第1输出端 子3驱动为低电平(VE1)。在该期间(t4-t5)，由于在第2电平移位 器20中第2输出端子4与第2电源端子E2之间的电流路径被切断， 所以不进行充电动作，第2输出端子4利用寄生电容保持高振幅的高 电平(VE2)。
30在时刻t5，第1期间Tl结束，第2电平移位器20中第2输出端 子4与电源端子E2之间的切断被解除。
在第2期间T2 (期间t5-t6)，第1、第2输出端子3、 4分别稳 定地保持为高振幅的低电平(VE1)、高电平(VE2)。
在多个循环期间连续输入相同数据的情况下，在第1期间T1 (期 间t4-t5)，高振幅高电平(VE2)的第2输出端子4处于利用寄生电 容而得以保持的状态，但在本实施例中，第1期间T1是短的期间，几 乎不存在第2输出端子4的逻辑电平因噪声等影响而变动并进行错误 动作的可能性。
(实施例1-1)
图3是表示图1中电平移位器20的结构的一例的图。参照图3， 在本实施例中，第2电平移位器20包括第1开关部20A(SW21、SW22)、 第2开关部20B (SW23、 SW24)和电平移位部20C。虽然没有特别限 定，但该电平移位部20C也可以利用栅极和漏极交叉连接的两个P沟 道MOS晶体管(例如参照图21等的P1、 P2)构成。
第1开关部20A (SW21、 SW22)以与电平移位部20C串联的形 式连接在第2电源端子E2与第1和第2输出端子3、 4之间。第2开 关部20B (SW23、 SW24)以与电平移位部20C串联的形式连接在第2 电源端子E2与第1和第2输出端子3、4之间。第1开关部20A(SW21、 SW22)和第2开关部20B (SW23、 SW24)彼此并列地设置在第2电 源端子E2与电平移位部20C之间。
更具体地讲，第1开关部20A的开关SW21连接在第2电源端子 E2与端子71 (第l输出端子3—侧的端子)之间，第1开关部20A的 开关SW22连接在第2电源端子E2与端子72(第2输出端子4 一侧的端子)之间，第2开关部20B的开关SW23连接在第2电源端子E2与 端子71 (第1输出端子3 —侧的端子)之间，第2开关部20B的开关 SW24连接在第2电源端子E2与端子72(第2输出端子4 一侧的端子) 之间。在端子71、 72与端子3、4之问设有电T移位部20C。开关SW21、 SW22根据来自控制信号产生电路90的第1控制信号SO被控制为共同 导通、断开，开关SW23、 SW24根据来自锁存部30的第2、第3控制 信号S3、 S4被控制为分别导通、断开。
(实施例1-2)
图4是表示图1中电平移位器20的其他结构例的图。参照图4， 第2电平移位器20包括第1开关部20A (SW21、 SW22)、第2开关 部20B (SW23、 SW24)和电平移位部20C。虽然没有特别限定，但该 电平移位部20C也可以利用栅极和漏极交叉连接的两个P沟道MOS 晶体管(例如参照图21等的P1、 P2)构成。
第1开关部20A (SW21、 SW22)以与电平移位部20C串联的形 式连接在第2电源端子E2与第l和第2输出端子3、 4之间，第2开 关部20B (SW23、 SW24)以与电平移位部20C串联的形式连接在第2 电源端子E2与第l和第2输出端子3、4之间。第1开关部20A(SW21、 SW22)和第2开关部20B (SW23、 SW24)并列地设置在电平移位部 20C与第1和第2输出端子3、 4之间。
更具体地讲，在第2电源端子E2与端子73、 74之间设有电平移 位部20C，第1开关部20A的开关SW21连接在端子73与第1输出端 子3之间，第1开关部20A的开关SW22连接在端子74与第2输出端 子4之间，第2开关部20B的开关SW23连接在端子73与第1输出端 子3之间，第2开关部20B的开关SW24连接在端子74与第2输出端 子4之间。开关SW21、 SW22根据来自控制信号产生电路90的高振 幅的第1控制信号SO被控制为共同导通、断开，开关SW23、 SW24 根据来自锁存部30的高振幅的第2、第3控制信号S3、 S4被控制为分刀,J tt孤、a力乂 i o
另外，在图4中，第l输出端子3和第2输出端子4输入到电平 移位部20C，这对应丁在图21中的以下交叉连接结构P沟道MOS 晶体管Pl的漏极经由开关SW22或SW24连接到第2输出端子4， P 沟道MOS晶体管P2的漏极经由开关SW21或SW23连接到第1输出 端子3, P沟道MOS晶体管Pl的栅极连接到第1输出端子3; P沟道 MOS晶体管P2的栅极连接到第2输出端子4。
图3、图4所示的实施例利用第1开关部20A和第2开关部20B 进行以下控制第1期间Tl中第2电源端子E2与第1和第2输出端 子3、 4中的一个端子之间的电流路径的切断；以及第2期间T2中第2 电源端子E2与第1和第2输出端子3、 4中的一个端子之间的电流路 径切断的解除(恢复)。
艮口，在第1期间Tl，第1开关部20A的开关SW21、 SW22根据 第l控制信号S0共同断开。并且，在第1期间T1，锁存部30根据第 1控制信号S0锁存第1期间T1开始时(开始之前)第l、第2输出端 子3、 4的电压电平，作为第2、第3控制信号S3、 S4输出。第2开关 部20B的开关SW23、 SW24根据来自锁存部30的控制信号S3、 S4， 使与高电平的控制信号S3、S4中的一个对应的开关SW23或开关SW24 断开。通过上述开关控制，在第1期间Tl，第2电源端子E2与第1 和第2输出端子3、 4中的一个端子之间的电流路径被切断。
在第2期间T2，第1开关部20A的开关SW21、 SW22根据第1 控制信号SO共同导通。并且，在第2期间T2，锁存部30根据第1控 制信号S0解除锁存部30的锁存动作，把第l、第2输出端子3、 4的 电压电平分别作为第2、第3控制信号S3、 S4直接输出。根据第1、 第2输出端子3、 4的电压电平，第2开关部20B的开关SW23、 SW24 的一个导通，另一个断开。通过上述开关控制，在第2期间T2，第2
33电源端子E2与第1和第2输出端子3、 4中的一个端子之间的电流路 径的切断被解除(恢复)，第2电源端子E2与第1和第2输出端子3、 4分别处于导通状态或可导通状态。
图5是表示图3、图4中电平移位电路动作的一例的时序波形图。 图5表示以数据信号等的预定周期输入输入信号时的一例，表示图3、 图4中端子1和2的电压vil (实线)及vi2 (虚线)、输出端子3和4 的电压VOl (实线)及V02 (虛线)的电压波形，第1开关部20A的 SW21和SW22 (共同导通、断开)、第2开关部20B的SW23和SW24 的导通、断开，第1和第2期间(Tl、 T2)的控制时序，数据期间的 时序关系。与图2相同，电压电平的关系也是VE2>VE4>VE3》VE1， 把VE2—侧设为高电位，把VE1—侧设为低电位。并且，在3个数据 期间TD1、 TD2、及TD3中，利用VE3、 VE4规定振幅的输入信号vil 在期间TD1为高电平(VE4)，在期间TD2和TD3为低电平(VE3)。 输入信号vi2是vil的反相信号。
另外，在图3、图4所示结构的电平移位器20中，根据第l控制 信号SO将第1开关部20A的开关SW21和SW22的导通、断开控制为， 在第1期间T1共同断开(OFF)，在第2期间T2共同导通(ON)。
并且，在根据来自锁存部30的第2和第3控制信号S3、 S4控制 第2开关部20B的开关SW23和SW24的导通、断开时，在第1期间 Tl，根据由锁存部30锁存的第1期间Tl开始时(开始之前)第1和 第2输出端子3、 4的电压电平进行控制，在第2期间T2，根据在锁存 部30直接通过的第1和第2输出端子3、 4的电压电平进行控制。
在第1期间Tl，在开始时的第1和第2输出端子3、 4的高振幅 的输出信号电压(VOl、 V02)=(低电平、高电平)时，开关SW23 和SW24为导通、断开，在(VOl、 V02)=(高电平、低电平)时分 别断开、导通。
34在第2期间T2，在第1和第2输出端子3、 4的高振幅的输出信 号电压(VOl、 V02)=(低电平、高电平)时，开关SW23和SW24 分别导通、断开，在(VOl、 V02)=(高电平、低电平)时分别断开、 导通。
糸昭図s.龙如始^农的时玄(ltn f笾1助间T1 A々开始时问占、. 输入信号vil、 vi2分别为低振幅的低电平(VE3)、高电平(VE4)， 第l、第2输出端子3、 4的输出信号电压V01、 V02为高振幅的低电 平(VE1)、高电平(VE2)。在此，锁存部30检测出在第1期间T1 开始时(t0)处于高电平(VE2)的第2输出端子4 (V02)，并根据 第2、第3控制信号S3、 S4，在第1期间T1 (期间t0-tl)切断第2输 出端子4与第2电源端子E2之间的开关SW24。在第1期间T1，开关 SW21、 SW22根据第1控制信号SO也成为断开状态。根据来自锁存部 30的第2、第3控制信号S3、 S4，开关SW23导通。
在之后的时刻td0，在输入信号vil、vi2分别变为低振幅的高电平、 低电平时，第1电平移位器10使第2输出端子4的电压电平VO2从高 振幅的高电平(VE2)变化(放电)为低电平(VE1)。并且，根据第 1电平移位器10的动作，电平移位部20C使第1输出端子3的电压电 平VOl从高振幅的低电平(VE1)变化(充电)为高电平(VE2)。 另外，即使在输入信号的振幅小、第1电平移位器10的放电能力比较 小时，由于第2输出端子4与第2电源端子E2之间的电流路径被切断， 所以第1电平移位器10也能够迅速地将第2输出端子4驱动为低电平 (VE1)。
在时刻tl，第1期间Tl结束，根据第1控制信号S0，开关SW21、 SW22被设定为导通状态，第2输出端子4与第2电源端子E2之间的 电流路径的切断被解除，第2电源端子E2与第1和第2输出端子3、 4 分别处于导通状态或可导通状态。此时，第2输出端子4从高振幅的高电平下降为低电平的结果，开关SW24根据来S锁存部30的控制信 号S4被设定为导通。并且，第l输出端子3从高振幅的低电平上升为 高电平的结果，开关SW23根据来自锁存部30的第2控制信号S3被 设定为断开。
在第2期间T2 (期间tl-t2)，第1、第2输出端子3、 4的电压 电平(VOl、 V02)分别稳定地保持为高振幅的高电平(VE2.)、低电 平(VE1)。
接着，在时刻t2 (下一个第1期间Tl的开始时间点)，锁存部 30检测出处于高电平(VE2)的第l输出端子3 (V01)，并根据第2、 第3控制信号S3、 S4，在第1期间Tl (期间t2-t3)切断第1输出端子 3与第2电源端子E2之间的开关SW23。如上所述，在第1期间Tl (期 间t2-t3)，根据第1控制信号SO，开关SW21、 SW22也处于断开状态。
在之后的时刻tdl，在输入信号vil、 vi2分别变为低振幅的低电平、 高电平时，第1电平移位器10使第1输出端子3的电压(V01)从高 振幅的高电平(VE2)变化(放电)为低电平(VE1)。并且，根据第 1电平移位器10的动作，电平移位部20C使第2输出端子4的电压 (V02)从高振幅的低电平(VE1)变化(充电)为高电平(VE2)。 另外，即使在第1电平移位器IO的放电能力比较小时，由于第l输出 端子3与第2电源端子(E2)之间的电流路径被切断，所以第1电平 移位器10也能够迅速地将第1输出端子3驱动为低电平(VE1)。
在时刻t3，第1期间Tl结束，根据第1控制信号SO，开关SW21、 SW22被设定为导通状态，第1输出端子3与第2电源端子E2之间的 电流路径的切断被解除，第2电源端子E2与第1和第2输出端子3、 4 分别处于导通状态或可导通状态。
在第2期间T2 (期间t3-t4)，第1、第2输出端子3、 4的电压
36VOl、 V02分别稳定地保持为高振幅的低电T (VE1)、高电平(VE2)。
接着，在时刻t4 (再下一个第1期间Tl的开始时间点)，锁存部 30检测出处于高振幅高电平(VE2)的第2输出端子4 (V02)，并根 据第2、第3控制信号S3、 S4，在第1期间T1 (期间t4-t5)，使第2 输出端子4与第2电源端了 E2之间的开关SW24成为断开状态。如上 所述，在第1期间Tl (期间t4-t5),根据第1控制信号SO，开关SW21、 SW22也处于断幵状态。开关SW23导通。
在之后的时刻td2，在输入信号vil、 vi2分别仍维持低振幅的低电 平、高电平时，第1电平移位器10仍将第l输出端子3驱动为高振幅 的低电平(VE1)。由于此时第2输出端子4与第2电源端子E2之间 被切断，所以在电平移位部20C中不进行第2输出端子4的充电动作， 第2输出端子4利用寄生电容保持为高振幅的高电平(VE2)。
在时刻t5，第1期间Tl结束，第2输出端子4与第2电源端子 E2之间的电流路径的切断被解除，第2电源端子E2与第1和第2输 出端子3、 4分别处于导通状态或可导通状态。
在第2期间T2 (期间t5-t6)，第1、第2输出端子3、 4分别稳 定地保持为高振幅的低电平(VE1)、高电平(VE2)。
在本实施例中，在与前一个数据期间连续地输入相同值的数据的 第1期间T1 (期间t4-t5)，高电平(VE2)的第2输出端子4处于利 用寄生电容而得以保持的状态。但是，第1期间T1是短的期间，几乎 不存在第2输出端子4的电平因噪声等影响而变动并进行错误动作的 可能性。
(实施例1-3)
图6是表示图1中锁存部30的结构的一例的图。参照图6，锁存<formula>formula see original document page 38</formula>，分别连接在第l和第2输出端子3、 4与端子5、 6之间，根据 第l控制信号SO被控制为共同导通、断开。开关SW31、 SW32在第1 期间T1断开，在第2期间T2导通。
仕丌大5w:u、 swjz守旭ti'、j先z iz，节j;丄i于tJP jl^i守邻丄^tu邻 2输出端子3、 4的电压电平分别直接输出给端子5、 6，在开关SW31、 SW32断开的第1期间Tl，将开关SW31、 SW32断开之前(第1期间 Tl开始时)第l、第2输出端子3、 4的电压的采样值分别输出给端子 5、 6。 g卩，在第1期间Tl开始的时序，分别锁存第l和第2输出端子 3、 4的输出信号电压V01、 V02 (分别采样到电容Cpl、 Cp2)，并作 为高振幅的第2、第3控制信号S3、 S4输出给第2电平移位器20。
在第2期间T2，将第1、第2输出端子3、4的输出信号电压VOl、 V02分别作为第2、第3控制信号S3、 S4输出给第2电平移位器20。
另外，在开关SW31、 SW32断开的第1期间T1，端子5、 6的电 压电平分别利用寄生电容CpK Cp2而得以保持(hold)。
(实施例1-4)
图7是表示适用图3所示电平移位器20和图6所示锁存部30的 结构的电平移位电路的具体例的图。参照图7，第1电平移位器10包 括N沟道MOS晶体管Ml、 M2，源极共同连接到第1电源端子El， 漏极分别连接到第2和第1输出端子4、 3，栅极分别连接到端子1、 2。 在端子1施加低振幅的输入信号vil，在端子2施加利用反相器INVL 将端子1的输入信号电压反转后的信号vi2。另外，反相器INVL在低 电压(电源电压VE4、 VE3)下动作。
电平移位部20C包括P沟道MOS晶体管M3、 M4，源极分别连 接到端子72、 71，漏极分别连接到第2和第l输出端子4、 3，栅极与另一个晶体管的漏极(输出端子3、 4)交叉连接。
第1开关20A的开关SW21、 SW22由P沟道MOS晶体管构成，源极共同连接到第2电源端子E2，漏极分别连接到端子71、 72，在栅极共同输入第1控制信号S0。第2开关20B的开关SW23、 SW24由P
AtiJ^ 八n B /丄r4V -、店+17.P^1上"j^+:fe2:,l幼 i+i 、、,IW AJ±1 7— m 、尼+TZ八口i1
f厶JAa丄V丄u:s目日1平.目'T厶J/3乂, iW1议六IRJ迁T女；tll乐z Rii/尔义向丁 cz， i/雨1议刀'力1」
连接到端子71、 72，在栅极分别输入来自锁存部30的第2、第3控制信号S3、 S4。
锁存部30的开关SW31由P沟道MOS晶体管构成，其连接在端子5和端子3之间，在栅极输入第1控制信号SO。锁存部30的开关SW32由P沟道MOS晶体管构成，其连接在端子6和端子4之间，在栅极输入第1控制信号SO。
(实施例1-5)
图8是表示适用图4所示电平移位器20和图6所示锁存部30的结构的电平移位电路的具体例的图。参照图8，第1电平移位器10包括N沟道MOS晶体管M1、 M2，源极共同连接到第1电源端子E1，漏极分别连接到第2和第1输出端子4、 3，栅极分别连接到端子1、 2。在端子1施加低振幅的输入信号vil，在端子2施加利用反相器INVL将端子1的输入信号电压反转后的信号vi2。另外，反相器INVL在低电压(电源电压VE4、 VE3)下动作。
电平移位部20C包括P沟道MOS晶体管M4、 M3，源极连接到电源端子E2，漏极分别连接到端子73、 74，栅极与另一个晶体管的漏极(第2、第1输出端子4、 3)交叉连接。
第1开关部20A的开关SW21、SW22由P沟道MOS晶体管构成，源极分别连接到端子73、 74，漏极分别连接到端子3、 4，在栅极共同输入第1控制信号SO。第2开关部20B的开关SW23、 SW24由P沟
39道MOS晶体管构成，源极分别连接到端子73、 74，漏极分别连接到第l和第2输出端子3、 4，在栅极分别输入来自锁存部30的第2、第3控制信号S3、 S4。
锁存部30的开关SW31由P沟道MOS晶体管构成，其连接在端子5和端子3之间，在栅极输入第1控制信号S0。锁存部30的开关SW32由P沟道MOS晶体管构成，其连接在端子6和端子4之间，在栅极输入第1控制信号S0。
图9是表示图7、图8所示电平移位电路动作的一例的时序波形图。在图9中，vil (实线)和vi2 (虚线)是端子1和2的输入信号的电压波形，VOl (实线)和V02 (虚线)是第l和第2输出端子3、 4的电压波形，S3 (实线)、S4 (虚线)及SO是控制信号的电压波形。并且，与图2相同，电压电平的关系也是VE2>VE4>VE3>VE1，把VE2—侧设为高电位，把VE1—侧设为低电位。并且，在3个数据期间TD1、 TD2、及TD3，利用VE3和VE4规定振幅的输入信号vil在期间TD1为高电平(VE4),在期间TD2和TD3为低电平(VE3)。输入信号vi2是vil的反相信号。
来自控制信号产生电路90的高振幅的第1控制信号S0是由其脉冲的开始时间点和结束时间点规定第1期间Tl、由从脉冲的结束时间点到下一个脉冲的开始时间点规定第2期间T2的信号，并且第1控制信号SO的时序被设定为，在端子l、 2施加低振幅的输入信号(vil、vi2)的时序位于第1控制信号S0的脉冲的高电平期间中。
参照图9，在初始状态的时刻t0，输入信号IN、 INB分别为低振幅的低电平(VE3》VE1)、高电平(VE4<VE2)，第1、第2输出端子3、 4的输出信号电压V01、 V02为高振幅的低电平(VE1)、高电平(VE2)。
40锁存部30在第1期间Tl开始时(t0)检测出处于高振幅高电平(VE2)的V02 (第2输出端子4的电压)，并把控制信号S4设为高振幅的高电平(VE2)，在第1期间T1 (期间t0-tl)，使第2输出端子4与第2电源端子E2之间的开关SW24截止(OFF)。如上所述，在第1期间T1，开关SW21、 SW22也截止。
在之后的时刻td0，在输入信号vil、 vi2分别变化为低振幅的高电平(VE4)、低电平(VE3)时，第1电平移位器10的N沟道MOS晶体管Ml导通，使第2输出端子4的电压V02从高振幅的高电平(VE2)变化(放电)为低电平(VE1)。
并且，响应于第1电平移位器10的动作(响应于N沟道MOS晶体管Ml的漏极从高振幅的高电平向低电平变化)，第2电平移位器20的P沟道MOS晶体管M4导通，并经由导通状态的开关SW23，使第1输出端子3的电压VOl从高振幅的低电平(VE1)变化(充电)为高电平(VE2)。另外，即使在低振幅的输入信号(IN、 INB)的振幅小、第l电平移位器10的N沟道MOS晶体管M1、 M2的放电能力比较小的情况下，由于第2输出端子4与第2电源端子E2之间被截止状态的开关24切断，所以第1电平移位器10的N沟道MOS晶体管Ml也能够迅速将第2输出端子4驱动为低电平(VE1)。
在时刻tl，第1期间T1结束，第1控制信号S0从高振幅的高电平(VE2)变为低电平(VE1)，开关SW21、 SW22成为导通状态，第2输出端子4与第2电源端子E2之间的电流路径的切断被解除，第2电源端子E2与第1和第2输出端子3、 4分别处于导通状态或可导通状态。并且，锁存部30的开关SW31、 SW32接收到第1控制信号S0的低电平而成为导通状态，第1、第2输出端子3、 4的电压电平V01、V02分别直接输出给端子5、 6。响应于VOl、 V02的高振幅的高电平、低电平，即响应于第2和第3控制信号S3、 S4的高振幅的高电平、低电平，开关SW24导通，开关SW23截止。即使从栅极接收第1输出端子3的高振幅高电平(VE2)的P沟道MOS晶体管M3截止，且开关SW22、SW24导通，第2输出端子4也保持为高振幅的低电平(VE1)。从栅极接收第l输出端子3的高振幅低电平(VE1)的P沟道MOS晶体管M4导通，第1输出端子3的电压VOl经由导通状态的开关SW21保持为高振幅的高电平(VE2)。即，在第2期间T2 (期间tl-t2)，第1、第2输出端子3、 4的电压V01、 V02分别稳定地保持为高振幅的高电平(VE2)、低电平(VE1)。
接着，在时刻t2，锁存部30检测出高振幅高电平(VE2)的VOl，并根据高振幅高电平的第2控制信号S3，在第1期间T1 (期间t2-t3)切断第1输出端子3与第2电源端子E2之间的开关SW23。此时，控制信号S4为低振幅的低电平，开关SW24成为导通状态。如上所述，在第1期间Tl (期间t2-t3)，根据高振幅高电平的第1控制信号S0，开关SW21、 SW22均截止。
在之后的时刻tdl，在输入信号vil、 vi2分别变为低振幅的低电平(VE3)、高电平(VE4)时，第1电平移位器10的N沟道MOS晶体管M2使第1输出端子3的电压VOl从高振幅的高电平(VE2)变化(放电)为低电平(VE1)。
并且，响应于该第1电平移位器10的动作，从栅极接收第1输出端子3的电位的、电平移位部20C的P沟道MOS晶体管M3导通，并经由开关SW24使第2输出端子4的电压V02从高振幅的低电平(VE1)变化(充电)为高电平(VE2)。另外，即使在第1电平移位器10的N沟道M0S晶体管M1、 M2的放电能力比较小时，由于第l输出端子3与第2电源端子(E2)之间的开关SW23截止，所以第1电平移位器10的N沟道MOS晶体管M2也能够迅速地将第1输出端子3驱动为高振幅的低电平(VE1)。
在时刻t3，第1期间Tl结束，第1控制信号S0成为高振幅的低电平(VE1)，开关SW21、 SW22被设定为导通状态，第l输出端子 3与第2电源端子E2之间的电流路径的切断被解除，第2电源端子E2 与第1和第2输出端子3、 4分别处于导通状态或可导通状态。并且， 第1控制信号S0成为高振幅的低电平(VE1)，开关SW31、 SW32 导通，在开关SW23的栅极施加第2控制信号S3的低电平(与第l输 出端子3的电压VOl的高振幅低电平(VE1)对应)，开关SW23导 通。另一方面，在开关SW24施加第3控制信号S4的高振幅高电平(与 第2输出端子4的电压V02的高振幅高电平(VE2)对应)，从而截 止。
在第2期间T2 (期间t3-t4)，第1、第2输出端子3、 4的电压 VOl、 V02分别稳定地保持为高振幅的低电平(VE1)、高电平(VE2)。
接着，在时刻t4，锁存部30检测出处于高振幅高电平(VE2)的 第2输出端子4的电压V02，并根据高振幅高电平的控制信号S4，在 第1期间Tl (期间t4-t5)使第2输出端子4与第2电源端子E2之间 的开关SW24截止。此时，根据来自锁存部30的高振幅低电平(VE1) 的第2控制信号S3，开关SW23成为导通状态。并且，在时刻t4，第 1控制信号SO成为高振幅的高电平(VE2)，开关SW21、 SW22均截 止。
在之后的时刻td2，在输入信号vil、 vi2分别仍维持低振幅的低电 平(VE3)、高电平(VE4)时，第1电平移位器10的N沟道MOS 晶体管M2仍将第1输出端子3驱动为高振幅的低电平(VE1)。此时， 由于第2输出端子4与第2电源端子E2之间被切断，所以在电平移位 部20C中不进行第2输出端子4的充电动作，第2输出端子4利用寄 生电容保持为高振幅的高电平(VE2)。
在时刻t5，第1期间Tl结束，第1控制信号S0成为高振幅的低 电平(VE1)，开关SW21、 SW22导通，第2输出端子4与第2电源端子E2之间的电流路径的切断被解除，第2电源端子E2与第i、第2 输出端子3、 4分别处于导通状态或可导通状态。在第2期间T2(期间 t5-t6)，第l、第2输出端了-3、 4的电压V01、 V02分别稳定地保持 为高振幅的低电平(VE1)、高电平(VE2)。
口 w rti " rm n err* / ii / ai — 、_^ /t'i山 ^fet i <~u ttt :r力/丄,八
力？t， 讧図/、 园a "ri 、衣tnj丄讼头鹏'罔卞，力丄pbt々夕1乂琉iu 的N沟道MOS晶体管M2、 Ml只要具有使在第1期间Tl与第2电源 端子E2切断的、第1和第2输出端子3、 4中的一个迅速放电的能力 即可，可以构成为比较小的元件尺寸。另一方面，电平移位部20C的P 沟道MOS晶体管M4、M3只要具有使在第1期间Tl根据输入信号vil、 vi2而截止的N沟道MOS晶体管M2或Ml所连接的、第1和第2输 出端子3、 4中的一个迅速充电的能力即可，可以构成为比较小的元件 尺寸。另外，第1开关部20A的开关SW21和SW22、第2开关部20B 的开关SW23和SW24、及锁存部30的开关SW31和SW32也可以构 成为非常小的元件尺寸。因此，根据上述实施例，能够实现电平移位 电路的动作高速化和小面积化。
并且，在上述实施例中，第1、第2输出端子3、4的输出电压VOl、 V02的电压电平根据第1控制信号SO为高振幅高电平(VE2)的第1 期间Tl内的时刻dt0、 tdl时输入信号vil、 vi2的电压电平的变化而迅 速变化。即，本发明的电平移位电路能够实现高速的电平移位动作， 而不取决于第1控制信号S0的电压电平变化速度(上升和下降时间)。 因此，由控制信号产生电路90生成的第1控制信号S0也可以不一定 是高速(上升和下降时间快)的信号，能够使用由现有的电平移位电 路等生成的信号。
(实施例1-6)
图10是表示图1所示上述实施例中第1电平移位器10的其他结 构例的图。在图10中，电平移位器10包括N沟道MOS晶体管M9 (电流源)，其源极连接到第1电源端子E1，栅极接收偏置电压VB1;
44和共同的源极连接到N沟道MOS晶体管M9的漏极的差动对(N沟道 M0S晶体管M1、 M2)。在本实施例中，优选将向差动对M1、 M2的 栅极输入的低振幅的输入信号vil、 vi2的振幅(VE3、 VE4)设定为， 在差动对晶体管M1、 M2中的一个导通时另一个截止。差动对晶体管 Ml、 M2的漏极经由电平移位器20连接到第2电源端子E2。除了第1 电平移位器10以外的结构与上述实施例相同，所以省略说明。
(实施例1-7)
图11是表示适用图7的第2电平移位器20、图7的锁存部30和 图10的第1电平移位器IO的结构的电平移位电路具体例的结构的图。 图11所示电路的动作与图9所示的情况相同，所以省略说明。
同样，当然也可以适用图8的第2电平移位器20、图8的锁存部 30和图10的第1电平移位器IO的结构。该情况下，在图11中，第2 电平移位器20为图8的第2电平移位器20。
(实施例1-8)
图12是表示在图1所示上述实施例中锁存部30为与图6不同结 构的例子的图。第1、第2电平移位器10、 20可以使用在上述各实施 例中说明的电路结构，所以省略说明。
在本实施例中，控制信号产生电路90除了输出高振幅的第l控制 信号SO (与上述各实施例的第1控制信号SO相同)夕卜，还输出第1 控制信号SO的互补信号SOB。
锁存部30包括
开关SW33，其一端连接到输出端子3，根据来自控制信号产生电 路90的第1控制信号S0控制导通、断开；
开关SW35，其一端连接到输出端子4，根据第1控制信号SO控 制导通、断开；
45反相器37，其输入端连接到开关SW33的另一端；
反相器38，输入反相器37的输出；
开关SW34，其连接在反相器38的输出端和反相器37的输入端之 间，根据控制信号SOB (第1控制信号S0的互补信号)控制导通、断 开；
反相器39， 其车俞入y而连接至!j开关SW35的另^"乂而-; 反相器40，输入反相器39的输出；以及
开关SW36，其连接在反相器40的输出端和反相器39的输入端之 间，根据控制信号SOB (第1控制信号SO的互补信号)控制导通、断 开，
反相器37、 39的输出连接到端子6、 5，并作为第2、第3控制信 号S4、 S3输入到电平移位器20。
反相器37、 38、 39、 40的电源电压为VE2、 VE1，输入输出高振 幅的信号。
开关SW33、 SW35在第1期间Tl (第1控制信号SO为高振幅的 高电平)时断开，在第2期间T2(第1控制信号SO为高振幅的低电平) 时导通。
开关SW34、 SW36在第1期间Tl (第1控制信号SO为高振幅的 低电平)时导通，在第2期间T2(第1控制信号SO为高振幅的高电平) 时断开。
反相器37、 38构成触发器，在开关SW33断开、SW34导通时(第 1期间Tl)，保持开关SW33断开之前(第1期间Tl的开始时间点) 的第l输出端子3的值，反相器37将开关SW33断开之前(第l期间 Tl的开始时间点)的第1输出端子3的反转值输出给端子6。另一方 面，在开关SW33导通、SW34断开时(第2期间T2)，反相器37将 第1输出端子3的反转值输出给端子6 (构成反转输出的直通锁存
46广TlimiifTli la"、由欧、。
反相器39、 40构成触发器，在开关SW35断开、SW36导通时(第 1期间TO ，保持开关SW35断开之前(第i期间Tl的开始时间点) 的第2输出端子4的值，反相器39将开关SW35断开之前(第1期间 Ti的开始时间点)的第2输出端子4的反转值输出给端子5。另一方 面，在开关SW35导通、SW36断开时(第2期间T2)，反相器39将 第2输出端子4的反转值输出给端子5。
图13是表示图12的动作的一例的图。图13表示以数据信号等的 预定周期输入输入信号时的一例，表示图12中端子1和2的电压vil (实线)和Vi2 (虚线)、输出端子3和4的电压V01 (实线)和V02 (虚线)的电压波形，控制信号S3 (实线)和S4 (虚线)的电压波形， 第1控制信号S0 (实线)和SOB (虚线)的电压波形，开关SW34、 SW36、 SW33和SW35的导通、断开，以及第1和第2期间(Tl、 T2) 的控制时序，数据期间的时序关系。电压电平的关系为VE2>VE4>VE3 》VE1，把VE2—侧设为高电位，把VE1—侧设为低电位。在3个数 据期间TD1、 TD2、及TD3，利用VE3、 VE4规定振幅的输入信号vil 在期间TD1为高电平(VE4)，在期间TD2和TD3为低电平(VE3)。 输入信号vi2是vil的反相信号。
在图13所示的示例中，第1控制信号S0的互补信号SOB输入到 锁存部30。从图12所示的锁存部30输出的第2、第3控制信号S3、 S4与图9同样地能够实现与图6的锁存部30相同的作用。
在初始状态的时刻t0，输入信号vil、 vi2分别为低振幅的低电平 (VE3)、高电平(VE4)，第1、第2输出端子3、 4的输出信号VOl、 V02为高振幅的低电平(VE1)、高电平(VE2)。在此，锁存部30 在第1期间Tl开始时(t0)接收上升为高振幅高电平的第1控制信号 S0，检测开关SW33和SW35断开之前第1和第2输出端子3、 4的电压VOl、 V02，控制信号S4、 S3成为高振幅的高电平、低电平。在第 1期间(期间tO-tl)，在开关SW33、 SW35根据第1控制信号SO断开， 且开关SW34、 SW36根据开关信号SOB导通时，反相器37、 38及反 相器39、 40分别构成触发器，并保持开关SW33、 SW35断开之前的 值。在第1期间Tl (期间tO-tl)，在第2电平移位器20中，第2输 出端子4与第2电源端子E2之间的电流路径被切断。
接着，在时刻td0，在输入信号vil、 vi2分别变为低振幅的高电平 (VE4)、低电平(VE3)时，第1电平移位器10使第2输出端子4 的电压V02从高振幅的高电平(VE2)变化(放电)为低电平(VE1)。 并且，响应于第1电平移位器10的动作，第2电平移位器20使第1 输出端子3的电压VOl从高振幅的低电平(VE1)变化(充电)为高 电平(VE2)。另外，即使在输入信号vil、 vi2的振幅小、第1电平移 位器10的放电能力比较小时，由于在第1期间Tl第2输出端子4与 第2电源端子E2之间被切断，所以第1电平移位器10也能够迅速地 将第2输出端子4驱动为低振幅的低电平(VE1)。
在时刻tl，第1期间T1结束，第2电平移位器20中第2输出端 子4与第2电源端子E2之间的电流路径的切断被解除。
在第2期间T2 (期间tl-t2)，第1控制信号SO及其互补信号SOB 分别成为高振幅的低电平、高电平，开关SW33、SW35导通，开关SW34、 SW36断开，锁存部30将第l和第2输出端子3、 4的电压V01、 V02 的反转信号直接输出给端子6、 5。第l、第2输出端子3、 4分别稳定 地保持为高振幅的高电平(VE2)、低电平(VE1)。
接着，在时刻t2，接收上升为高振幅高电平的到第1控制信号S0， 检测开关SW33、 SW35断开之前第1、第2输出端子3、 4的电压VOl、 V02，控制信号S4、 S3成为高振幅的高电平、低电平。在第1期间(期 间t2-t3)，在开关SW33、 SW35根据第1控制信号S0断开，且开关
48SW34、 SW36根据控制信号SOB导通时，反相器37、 38及反相器39、 40分别构成触发器，并保持开关SW33、 SW35断开之前的值。锁存部 30检测出处于高振幅高电平(VE2)的第1输出端子3，并根据第2、 第3控制信号S3、 S4，在第1期间Tl (期间t2-t3)切断第2电平移位 器20的第1输出端子3与第2电源端子E2之间的电流路径。
在之后的时刻tdl，在输入信号vil、 vi2分别变为低振幅的高电平 (VE4)、低电平(VE3)时，第1电平移位器10使第1输出端子3 的电压电平V01从高振幅的高电平(VE2)变化(放电)为低电平(VE1)。 并且，响应于该第1电平移位器10的动作，第2电平移位器20使第2 输出端子4的电压电平V02从高振幅的低电平(VE1)变化(充电) 为高电平(VE2)。另外，即使在第1电平移位器10的放电能力比较 小时，由于在包括期间t2-t3的第1期间Tl第1输出端子3与第2电 源端子(E2)之间的电流路径被切断，所以第1电平移位器IO也能够 迅速地将第l输出端子3驱动为高振幅的低电平(VE1)。
在时刻t3，第1期间Tl结束，第2电平移位器20中第1输出端 子3与第2电源端子E2之间的电流路径的切断被解除。
在第2期间T2 (期间t3-t4)，第1控制信号SO及其互补信号SOB 分别成为高振幅的低电平、高电平，开关SW33、SW35导通，开关SW34、 SW36断开，锁存部30将第l和第2输出端子3、 4的电压V01、 V02 的反转信号直接输出给端子6、 5。第l、第2输出端子3、 4分别稳定 地保持为高振幅的低电平(VE1)、高电平(VE2)。
接着，在时刻t4，接收上升为高振幅高电平的第1控制信号S0， 检测开关SW33、 SW35断开之前第1、第2输出端子3、 4的电压VOl、 V02，控制信号S4、 S3分别成为高振幅的高电平、低电平。在第l期 间(期间t4-t5)，在开关SW33、 SW35根据第1控制信号S0断开， 且开关SW34、 SW36根据控制信号S0B导通时，反相器37、 38及反相器39、 40分别构成触发器，并保持开关SW33、 SW35断开之前的 值。锁存部30检测出处于高电平(VE2)的第2输出端子4，并根据 第2、第3控制信号S3、 S4，在第1期间Tl (期间t4-t5)切断第2电 平移位器20中第2输出端子4与第2电源端子E2之间的电流路径。
在之后的时刻td2，在输入信号vil、 vi2分别仍维持低振幅的低电 平(VE3)、高电平(VE4)时，第1电平移位器IO仍将第1输出端 子3驱动为高振幅的低电平(VE1)。在该期间(t4-t5)，由于第2输 出端子4与第2电源端子(E2)之间的电流路径被切断，所以在第2 电平移位器20中不进行第2输出端子4的充电动作，第2输出端子4 利用寄生电容保持高振幅的高电平(VE2)。
在时刻t5，第1期间Tl结束，第2电平移位器20中第2输出端 子4与第2电源端子E2之间的切断被解除。
在第2期间T2 (期间t5-t6)，第1控制信号SO及其互补信号SOB 分别成为高振幅的低电平、高电平，开关SW33、SW35导通，开关SW34、 SW36断开，锁存部30将第l和第2输出端子3、 4的电压的反转信号 直接输出给端子6、 5。第l、第2输出端子3、 4分别稳定地保持为高 振幅的低电平(VE1)、高电平(VE2)。
在多个数据循环期间连续输入相同值的数据的第1期间Tl (期间 t4-t5)，高振幅高电平(VE2)的第2输出端子4处于利用寄生电容而 得以保持的状态，但是第1期间T1是短的期间，几乎不存在(能够避 免)第2输出端子4的逻辑电平因噪声等影响而变动并进行错误动作 的可能性。
(实施例1-9)
图14是表示图1中锁存部30的其他结构例的图。参照图14，锁 存部30在图12所示结构的基础上，还包括利用电源VE2、 VE1驱动的NOR电路41、 42。也就是说包括NOR电路41，其两个输入端子 接收反相器37的输出信号和控制信号S0B(控制信号S0的互补信号)， 输出端子连接到端子5，把第2控制信号S3提供给第2电平移位器20 的开关SW23;和NOR电路42，其两个输入端子接收反相器39的输 出和控制信号S0B，输出端子连接到端子6，把第3控制信号S4提供 给第2电平移位器20的开关SW24。
在从锁存部30的NOR电路41、 42分别输出的第2和第3控制信 号S3、 S4为低电平时，第2电平移位器20的开关SW23、 SW24导通， 在从锁存部30的NOR电路41 、42分别输出的第2和第3控制信号S3、 S4为高电平时，第2电平移位器20的开关SW23、 SW24断开。例如 图15所示，开关SW23、 SW24由源极共同连接到第2电源端子E1且 漏极分别连接到端子71、 72的P沟道MOS晶体管构成。
NOR电路41、 42仅在控制信号SOB为高振幅的低电平期间(第 1期间T1)分别向端子5、 6输出将反相器37、 39的输出反转后的信 号，在控制信号SOB为高振幅高电平期间(第2期间T2)，向端子5、 6输出高振幅的固定值低电平。仅在第1期间Tl，从NOR电路4K 42 分别输出的第2和第3控制信号S3、 S4分别输出将第1期间Tl开始 时间点的输出端子3、 4的电压电平锁存的电压电平，在第2期间T2 中，控制信号S3、 S4均被保持为高振幅的低电平，开关SW23、 SW24 均处于导通状态。
更具体地讲，在第1控制信号S0为高振幅的高电平时(第1期间 Tl)，反相器37、 39分别向NOR电路41、 42输出由触发器(37、 38) 和(39、 40)分别将开关SW33、 SW35断开之前第1和第2输出端子 3、4的电压VOl、 V02锁存了的值的反转值。例如在开关SW33、 SW35 断开之前(第1期间Tl开始时)第1和第2输出端子3、4的电压VOl、 V02分别为高振幅的低电平(VE1)、高电平(VE2)时，反相器37、 39分别输出高振幅的高电平(VE2)、低电平(VE1)。在等l控制信号SO为高振幅的高电平时，控制信号SOB为高振幅的低电平，NOR 电路41、 42发挥反相器的功能，来自NOR电路41、 42的第2、第3 控制信号S3、 S4分别成为高振幅的低电平、高电平。因此，在第2电 平移位器20中，开关SW24截止，开关SW23导通。另一方面，如上 所述，在第1控制信号S0为高振幅的低电平时(第2期间T2)，来自 NOR电路41、 42的第2、第3控制信号S3、 S4均成为高振幅的低电 平；在第2电平移位器20中，开关SW23、 SW24均导通。
在参照图3、图4说明的结构中，根据第1、第2输出端子3、 4 的电压(第2、第3控制信号S3、 S4)，在第1期间Tl中开关SW23、 SW24中的一个断开，在第2期间T2中开关SW23、 SW24中的一个导 通，另一个断开(输出端子与第2电源端子E2之间的通路(Pass)断 开)。在第2期间T2，使利用第1控制信号S0控制导通、断开的开关 SW21、 SW22均导通，从而使第l、第2输出端子3、 4与第2电源端 子E2之间的电流路径导通。
与此相对，在本实施例(图14)中，在第1期间T1，把第2、第 3控制信号S3、 S4中与高振幅高电平的输出端子对应的控制信号设为 高振幅的高电平，使开关SW23、 SW24中的一个开关截止且另一个导 通，在第2期间T2，把第2、第3控制信号S3、 S4均设为高振幅的低 电平，把开关SW23、 SW24双方设定为导通状态。电平移位部20C由 图7所示的将栅极和漏极交叉连接的P沟道MOS晶体管M3、M4构成， 栅极连接到第1、第2输出端子3、 4中高振幅高电平的一个输出端子、 漏极连接到另一个输出端子的P沟道MOS晶体管截止，该另一个输出 端子由第1电平移位电路IO被设定为高振幅的低电平(VE1)，栅极 连接到该另一个输出端子、漏极连接到该一个输出端子的P沟道MOS 晶体管导通，该一个输出端子被设定为高振幅的高电平(VE2)。
根据本实施例，能够省略图3、图4等中所需要的第1开关电路 20A (SW21、 SW22)，并且不需要将控制第1开关电路20A (SW21、
52SW22)导通、断开的第1控制信号S0提供给第2电平移位电路20。 在图14所示的示例中，仅利用来自锁存部30的第2、第3控制信号 S3、 S4进行电平移位器20的控制，第1控制信号S0不输入到电平移 位器20。
(实施例1-10)
图15是表示适用图14中电平移位器20和锁存部30的结构的电 平移位电路的具体例的图。另外，由于锁存部30的结构与图14相同， 所以省略说明。
参照图15，第1电平移位器IO包括N沟道MOS晶体管M1、M2， 源极共同连接到第1电源端子El，漏极分别连接到第2、第1输出端 子4、 3，栅极分别连接到端子l、 2。在端子1施加低振幅的输入信号 vil，在端子2施加低振幅的输入信号vi2 (vil的互补信号)。
第2电平移位器20包括开关部20B和电平移位部20C。电平移位 部20C包括P沟道MOS晶体管M3、 M4，源极分别连接到端子72、 71，漏极分别连接到第2和第l输出端子4、 3，栅极与另一个晶体管 的漏极(输出端子3、 4)交叉连接。
开关部20B的开关SW23、 SW24由P沟道MOS晶体管构成，源 极共同连接到第2电源端子E2，漏极分别连接到端子71、 72，在栅极 分别输入第2、第3控制信号S3、 S4。另外，在图15中，第2电平移 位器20的结构为，以开关部20B位于第2电源端子E2—侧、且电平 移位部20C位于输出端子3、 4一侧的方式纵向层叠配置，但是当然也 能够以电平移位部20C位于第2电源端子E2 —侧、且开关部20B位于 输出端子3、 4一侧的方式纵向层叠配置。
图16是表示图14、图15所示电平移位电路动作的一例的图。图 16表示以数据信号等的预定周期输入输入信号时的一例，表示图14中
53端子1和2的电压vil (实线)和vi2 (虚线)、输出端子3和4的电 压VOl (实线)和V02 (虚线)的电压波形，控制信号S3 (实线)和 S4 (虚线)的电压波形，开关SW23和SW24的导通、截止，第1控 制信号S0 (实线)及其互补信号SOB (虚线)的电压波形，开关SW34、 SW36、 SW33和SW35的导通、断开，第1和第2期间(Tl、 T2)的 控制时序，数据期间的时序关系。并且，与图2相同，电压电平的关 系也是VE2>VE4>VE3》VE1 ，把VE2 —侧设为高电位，把VE1 —侧 设为低电位。并且，在3个数据期间TD1、 TD2、及TD3，利用VE3 和VE4规定振幅的输入信号vil在期间TDl为高电平(VE4)，在期 间TD2和TD3为低电平(VE3)。输入信号vi2是vil的反相信号。
在图16所示的示例中，仅在第1控制信号S0为高振幅的高电平 期间，从锁存部30向第2电平移位器20提供第2、第3控制信号S3、 S4，在第1控制信号S0为高振幅低电平期间，提供给第2电平移位器 20的第2、第3控制信号S3、 S4为高振幅的低电平。
在初始状态的时刻t0，输入信号vil、 vi2分别为低振幅的低电平 (VE3)、高电平(VE4)，第1、第2输出端子3、 4的输出信号VOl、 V02分别为高振幅的低电平(VE1)、高电平(VE2)。在此，在第1 期间Tl开始时(tO)，锁存部30接收上升为高振幅高电平的第l控制 信号S0,检测开关SW33、 SW35断开之前第1和第2输出端子3、 4 的电压VOl、 V02，控制信号S4成为高振幅的高电平，控制信号S3 成为高振幅的低电平，开关SW24截止，开关SW23导通。另外，在 第1期间(期间t0-tl)，在开关SW33、 SW35根据第1控制信号S0 断开，且开关SW34、 SW36根据控制信号S0B导通时，反相器37、 38 及反相器39、 40分别构成触发器，并保持开关SW33、 SW35断开之 前的值。并且，NOR电路41、 42分别把反相器37、 39的输出信号的 反转值作为第2、第3控制信号S3、 S4提供给端子5、 6。由此，在第 1期间T1 (期间t0-tl)，在第2电平移位器20中，第2输出端子4与 第2电源端子E2之间的电流路径被切断。接着，在时刻tdl，在输入信号vil、 Vi2分别变为低振幅的高电平
(VE4)、低电平(VE3)时，第1电平移位器10使第2输出端子4 的电压V02从高振幅的高电平(VE2)变化(放电)为低电平(VE1)。 并且，响应于该第1电平移位器10的动作，第2电平移位器20使第1 输出端子3的电压VOl从高振幅的低电平(VE1)变化(充电)为高 电平(VE2)。另外；即使在输入信号vil、 vi2的振幅小、第1电平移 位器10的放电能力比较小时，由于在第1期间Tl第2输出端子4与 第2电源端子E2之间被切断，所以第1电平移位器10也能够迅速地 将第2输出端子4驱动为低振幅的低电平(VE1)。
在时刻tl,第1期间Tl结束，在控制信号S0B成为高振幅的高 电平时，NOR电路41、 42的输出固定为高振幅的低电平，由此第2 电平移位器20中开关SW24的截止被解除。
在第2期间T2 (期间tl-t2)，第1控制信号S0成为高振幅的低 电平、S0B成为高振幅的高电平，开关SW33、 SW35导通，开关SW34、 SW36断开。虽然锁存部30将第1、第2输出端子3、 4的电压的反转 信号直接输入给NOR电路41、 42，但接收到控制信号SOB的高振幅 高电平的NOR电路41、 42的输出固定为高振幅的低电平。第2电平 移位器20的开关SW23、 SW24接收第2、第3控制信号S3、 S4的低 电平而均导通，第1、第2输出端子3、 4与第2电源端子E2之间的电 流路径处于导通状态或可导通状态。第l、第2输出端子3、 4分别稳 定地保持为高振幅的高电平(VE2)、低电平(VE1)。
接着，在时刻t2，接收上升为高振幅高电平的第1控制信号S0， 检测开关SW33、 SW35断开之前第1、第2输出端子3、 4的电压VOl、 V02，来自NOR电路41的控制信号S3成为高振幅的高电平，来自 NOR电路42的控制信号S4成为高振幅的低电平。在第1期间(期间 t2-t3)，在开关SW33、 SW35根据第1控制信号S0断开，且开关SW34、SW36根据控制信号SOB导通时，反相器37、 38及反相器39、 40分别构成触发器，并保持开关SW33、 SW35断开之前的值。锁存部30检测出处于高振幅高电平(VE2)的第1输出端子3，并根据第2、第3控制信号S3、 S4，在第i期间Ti (期间t2-t3)使第2电平移位器20中第1输出端子3与第2电源端子E2之间的开关SW23截止。开关SW24保持导通状态。
在之后的时刻tdl，在输入信号vil、 vi2分别变为低振幅的高电平(VE4)、低电平(VE3)时，第1电平移位器10使第1输出端子3的电压电平V01从高振幅的高电平(VE2)变化(放电)为低电平(VE1)。并且，响应于该第1电平移位器10的动作，第2电平移位器20使第2输出端子4的电压电平V02从高振幅的低电平(VE1)变化(充电)为高电平(VE2)。另外，即使在第1电平移位器IO的放电能力比较小时，由于在第1期间Tl (期间t2-t3)第1输出端子3与第2电源端子(E2)之间的电流路径被切断，所以第1电平移位器10也能够迅速地将第1输出端子3驱动为低电平(VE1)。
在时刻t3，第1期间Tl结束，在控制信号S0B成为高振幅的高电平时，NOR电路41、 42的输出固定为高振幅的低电平，由此第2电平移位器20中第1输出端子3与第2电源端子E2之间的开关SW23的截止被解除。
在第2期间T2 (期间t3-t4)，第1控制信号S0及其互补信号SOB分别成为高振幅的低电平、高电平，开关SW33、SW35导通，开关SW34、SW36断开。虽然锁存部30分别将第1、第2输出端子3、4的电压VOl、V02的反转信号直接输入给NOR电路41、 42，但接收到控制信号S0B的高振幅高电平的NOR电路41、 42的输出均固定为高振幅的低电平。开关SW23、 SW24接收第2、第3控制信号S3、 S4的高振幅低电平而导通，第1和第2输出端子3、 4与第2电源端子E2之间的电流路径处于导通状态或可导通状态。第l、第2输出端子3、 4分别稳定地保持为高振幅的低电平(VE1)、高电平(VE2)。
接着，在时刻t4，接收上升为高振幅高电平的第1控制信号S0，检测开关SW33、 SW35断开之前第1、第2输出端子3、 4的电压VOl、V02，控制信号S4成为高振幅的高电平，控制信号S3成为高振幅的低电平。在第1期间(期间t4-t5)，在开关SW33、 SW35根据第1控制信号S0断开；且开关SW34、 SW36根据控制信号S0B导通时，反相器37、38及反相器39、40分别构成触发器，并保持开关SW33、SW35断开之前的值。锁存部30检测出处于高振幅高电平(VE2)的第2输出端子4，并根据从NOR电路41、 42输出的第2、第3控制信号S3、S4，在第1期间Tl (期间t4-t5)使第2电平移位器20中第2输出端子4与第2电源端子E2之间的开关SW24截止。开关SW23处于导通状态。
在之后的时刻td2，在输入信号vil、 vi2分别仍维持低振幅的低电平(VE3)、高电平(VE4)时，第1电平移位器IO仍将第1输出端子3的电压V01驱动为高振幅的低电平(VE1)。在该期间(t4-t5)，由于在第2电平移位器20中第2输出端子4与第2电源端子E2之间的电流路径被切断，所以不进行输出端子4的充电动作，第2输出端子4利用寄生电容保持高振幅的高电平(VE2)。
在时刻t5，第1期间Tl结束，在控制信号S0B成为高振幅的高电平时，NOR电路41、 42的输出固定为高振幅的低电平，由此第2电平移位器20中第2输出端子4与电源端子E2之间的幵关SW24的截止被解除。
在第2期间T2 (期间t5-t6)，第1控制信号S0及其互补信号SOB分别成为高振幅的低电平、高电平，开关SW33、SW35导通，开关SW34、SW36断开。虽然锁存部30将第1、第2输出端子3、 4的电压V01、V02的反转信号分别直接输入给NOR电路41、 42，但接收到控制信号SOB的高振幅高电平的NOR电路41、 42的输出均固定为高振幅的低电平。开关SW23、 SW24接收第2、第3控制信号S3、 S4的高振幅低电平而均导通，第1、第2输出端子3、 4与第2电源端子E2之间的屯Y/[ti^佇处丁守旭^K忿^口j守旭矹忿。弟1、果2顿出顺卞j、 4 HM屯压V01、V02分别稳定地保持为高振幅的低电平(VE1)、高电平(VE2)。
7ti^.小新抵^STr甘m、si^t统絡^ 士A曰/古i^i胁抵i^裕i宜m、51 ti ,甘Fitei
t4-t5),高振幅高电平(VE2)的第2输出端子4处于利用寄生电容而得以保持的状态，但是由于第1期间T1是短的期间，因此几乎不存在第2输出端子4的逻辑电平因噪声等影响而变动并进行错误动作的可能性。
另外，在图15所代表的上述实施例中，第1电平移位器10的N沟道MOS晶体管M2、 Ml只要具有使在第1期间Tl与第2电源端子E2切断的、第1和第2输出端子3、 4中的一个迅速放电的能力即可，可以构成为比较小的元件尺寸。另一方面，电平移位部20C的P沟道MOS晶体管M4、 M3只要具有使在第1期间Tl根据输入信号vil、 vi2而截止的N沟道MOS晶体管M2或Ml所连接的、第1和第2输出端子3、 4中的一个迅速充电的能力即可，可以构成为比较小的元件尺寸。另外，第2开关部20B的开关SW23、 SW24和锁存部30的各元件也可以构成为非常小的元件尺寸。并且，上述实施例的电平移位电路也能够实现高速的电平移位动作，而不取决于第1控制信号S0的电压电平变化速度(上升和下降时间)。因此，由控制信号产生电路90 (图14)生成的第1控制信号S0也可以不一定是高速(上升和下降时间快)的信号，能够使用由现有的电平移位电路等生成的信号。
(实施例2)
图17是表示本发明的显示装置中行驱动器(扫描驱动器)的结构的一个实施例的图。图17表示在多输出驱动器的电平移位电路上适用本发明的一例。参照图17，该行驱动器包括移位寄存器410，根据
58时钟信号clk向下一级传输起动脉冲；电平移位电路组430，与移位寄存器410的各级对应地具有电平移位电路431，上述电平移位电路431差动地接收移位寄存器410各级的输出信号(扫描信号)，进行电平移位；缓冲器组450，利用单端(Single ended)接收电平移位电路431的高振幅的输出信号，向分别对应的扫描线Pl、 P2、……PM输出扫描信号；和控制信号生成电路490，输入低振幅的clk(时钟)、ctl(时序控制信号)，向电平移位电路431提供高振幅的控制信号SO (对应于图1的第1控制信号SO)。移位寄存器410由低电压电源(VE3、VE4)驱动，电平移位电路组430和缓冲器组450由高电压电源(VE1、VE2)驱动。
在图17所示的结构中，作为电平移位(LS)电路431，釆用在上述实施例1-1至1-7中说明的电平移位电路。控制信号产生电路490使用现有的电平移位器而向各电平移位电路431输出共同的控制信号S0。如上所述，控制信号SO的电压电平的上升和下降速度不影响各电平移位电路431的动作速度。通过适用本发明涉及的电平移位电路，能够实现低功耗及高速动作的扫描驱动器，也能够通过实现省面积化而实现低成本化。
(实施例3)
图18是表示本发明的显示装置中数据驱动器的结构的一个实施例的结构的图。图18表示在多输出驱动器的电平移位电路上适用本发明的一例。参照图18，包括移位寄存器510，输入时钟信号clk，生成选择锁存地址的锁存时序信号；数据寄存器/锁存器520，根据来自移位寄存器510的输出(锁存时序信号)，锁存数字数据；电平移位电路组530，具有多个电平移位电路531，该多个电平移位电路531差动地接收数据寄存器/锁存器520的各级的输出数据信号，进行电平移位；多个数字模拟转换器(DAC) 540，接收电平移位电路组530的输出信号(影像数据)、和来自基准电压产生电路560的电平彼此不同的基准电压，输出与影像数据对应的灰度电压；输出缓冲器组550,接
59收数字模拟转换器(DAC) 540的输出电压，驱动数据线；和控制信号 生成电路590，输入低振幅的elk (时钟)、ctl (时序控制信号)，向 电平移位电路531提供高振幅的控制信号SO (对应于图1的第1控制 信号SO)。移位寄存器510和数据寄存器/锁存器520由低电压电源
(VE3、 VE4)驱动。电平移位电路组530、数字模拟转换器(DAC) 和输出缓冲器组550由高电压电源(VE1、 VE2)驱动。
在图18所示的结构中，电平移位(LS)电路531差动地接收数据 寄存器/锁存器520的输出，差动地输出输出信号，并采用在上述实施 例1_1至1_7中说明的电平移位电路。
控制信号产生电路590使用现有的电平移位器而向各电平移位电 路531输出共同的控制信号S0。如上所述，控制信号SO的电压电平的 上升和下降时间(速度)不影响各电平移位电路531的动作速度。通 过适用本发明的电平移位电路，能够实现低功耗及高速动作的数据驱 动器，也能够通过实现省面积化而实现低成本化。
(实施例4)
图19是表示本发明显示装置的结构的一例的图。在有源矩阵驱动 方式的显示装置中，显示部960的结构包括将多个像素950配置成矩 阵状的半导体基板、和在整个面上形成一个透明电极的相对基板，并 使上述两张基板相对而在其之间封入显示元件。在半导体基板上，数 据线962和扫描线961被布线成网格状，所述数据线962传输向各像 素的电极施加的多个电平电压(灰度电压)，所述扫描线961传输扫 描信号，在扫描线(扫描电极线)961和数据线(数据电极线)962彼 此的交叉部配置像素950。在无源矩阵驱动方式的显示装置中，显示部 960的结构使布线有用于传输多个电平电压(灰度电压)的数据线962 的基板、和布线有用于传输扫描信号的扫描线961的基板相对，并在 其之间封入显示元件，数据线962和扫描线961交叉的区域构成像素 950。在有源矩阵驱动方式的显示装置中，利用扫描线961上的扫描信
号控制像素950的开关(TFT)导通、截止，在像素开关导通时，该像 素950所连接的数据线962上的影像信号(与影像信号对应的灰度电 压)施加给像素的电极，从而显示图像。
另外，扫描信号由行(扫描)驱动器970提供给扫描线961，并 且由列(数据)驱动器980经由数据线962向各像素提供灰度电压。
1个画面的数据重写通常在1帧期间(通常为1/60秒)进行，按 各扫描线依次选择每1个像素行(每个线)，在选择期间内，由各数 据线提供灰度电压。显示控制器940向行驱动器970提供时钟信号、 控制信号(起动脉冲)等，并向列驱动器980提供时钟clk、控制信号、 影像数据(低振幅数字信号)。
在本实施例的显示装置中，作为行驱动器970和列驱动器980， 具有如图17、图18说明的本发明的电平移位电路，输出高振幅信号。
图20是表示图19中像素950的一例的图。图20 (A)示意地表 示无源矩阵型液晶显示部的像素950的结构。在扫描电极线961与数 据电极线962的交叉部夹持的液晶元件953能够根据施加给扫描电极 线961的电压与施加给数据电极线962的电压之差而改变透射率，并 使背灯光(或反射光)透射。图20 (B)表示有源矩阵型液晶显示部的 像素950的结构。像素开关(TFT) 951的栅极连接到扫描线961，漏 极和源极中的一个连接到数据线962，漏极和源极中的另一个连接到像 素电极952，液晶元件953夹持在像素电极952与相对透明电极954之 间。在扫描线961为高电位时像素开关(TFT) 951导通，此时数据线 962的灰度电压施加给像素电极952，液晶元件953的透射率能够根据 像素电极962与共同电极954的电位差而变化，并使背灯光(或反射 光)透射。图20 (C)是表示有源矩阵型有机EL显示部的像素950 (电
61流驱动方式)的结构的图，属于电流驱动型。像素开关(TFT) 951的 栅极连接到扫描线961，漏极和源极中的一个连接到数据线962，漏极 和源极中的另一个连接到有机EL元件的驱动晶体管(P沟道TFT晶体 管)955的栅极。驱动晶体管955的源极连接到电源958，漏极连接到 EL元件956，在源极和栅极之间连接数据信号保持用电容957。在扫 描线961为高电位时，像素开关(TFT) 951导通，数据线962的灰度 电压施加给驱动晶体管955的栅极和电容957，电流流过有机EL元件 956，并且有机EL元件956发光。
另外，在上述实施例中说明的电平移位电路也可以通过CMOS工 艺等形成在单晶半导体基板上。或者，也可以形成在TFT (Thin Film Transistor,薄膜晶体管)基板上。
并且，在图7、图8等所示的示例中，说明了利用P沟道晶体管 构成高电位一侧的电平移位器20的充电元件、且利用N沟道晶体管构 成低电位一侧的电平移位器IO的放电元件的例子，当然在本发明中晶 体管的导电类型不限于上述结构。在利用N沟道晶体管构成电平移位 器20的充电元件时，输出电压下降N沟道晶体管的阈值电压量，但根 据应用例的情况，也可以利用N沟道晶体管构成电平移位器20。同样， 根据应用例的情况，也可以利用P沟道晶体管构成电平移位器10。
另外，在本说明书中引用了上述专利文献1的各方面公开内容。 在本发明所公开(包括权利要求书)的范围内，还可以根据其基本技 术思想变更和调整实施方式及实施例。并且，在本发明的权利要求书 的范围内，可以实现各种公开要素的多种组合及选择。即，本发明当 然包括本领域技术人员根据包括权利要求书的公开内容及技术思想所 能够得到的各种变形及修改。
权利要求
1. 一种电平移位电路，其特征在于，包括第1电平移位器，其连接于提供第1电压的第1供电端子与第1和第2输出端子之间，从第1和第2输入端子分别输入第1和第2输入信号，并根据所述第1和第2输入信号，把所述第1和第2输出端子中的一个输出端子设定为第1电压电平；第2电平移位器，其连接于提供第2电压的第2供电端子与所述第1和第2输出端子之间，相对于所述第1和第2输出端子中由所述第1电平移位器设定为所述第1电压电平的所述一个输出端子，把另一个输出端子设定为第2电压电平；和进行控制的电路，接收第1控制信号，对于所述第1和第2输出端子中、在所述第1和第2输入信号输入到所述第1和第2输入端子的时间点为所述第2电压电平的一个输出端子，所述进行控制的电路在第1期间切断所述第2电平移位器中所述一个输出端子与所述第2供电端子之间的电流路径，所述第1期间包括所述第1和第2输入信号输入到所述第1和第2输入端子的时间点，并且在所述第1期间之后的第2期间，所述进行控制的电路解除所述一个输出端子与所述第2供电端子之间的所述电流路径的切断，所述第1和第2输出端子的输出振幅大于所述第1和第2输入信号的振幅。
2. 根据权利要求1所述的电平移位电路，其特征在于，所述第1和第2输入信号以预定的周期输入到所述第1和第2输 入端子，所述第1期间包括所述第1和第2输入信号输入到所述第1和第 2输入端子的输入时间点在中间的前后的期间，所述第1期间与所述第 2期间的时间之合为与所述第1和第2输入信号的周期相同的长度。
3. 根据权利要求1所述的电平移位电路，其特征在于，包括锁存部，其接收所述第1和第2输出端子各自的电压，根据所述第1控制信号控制所述第1和第2输出端子各自的电压的锁存动 作，作为输出信号输出第2和第3控制信号，所述第2电平移位器包括第1开关部，其进行以下控制，根据所述第1控制信号，在所述第1期间切断所述第1和第2输出端子与所述第2供电端子之间的电 流路径，并在所述第2期间解除所述切断；和第2开关部，其进行以下控制，根据所述第2和第3控制信号， 在所述第1期间切断所述第1和第2输出端子中、在所述第1期间的 开始时间点为所述第2电压电平的一个输出端子与所述第2供电端子 之间的电流路径，并在所述第2期间解除所述一个输出端子与所述第2 供电端子之间的电流路径的切断。
4. 根据权利要求3所述的电平移位电路，其特征在于，所述第1开关部包括第1和第2开关，分别插入在所述第1和第 2输出端子与所述第2供电端子之间的电流路径中，根据所述第l控制 信号被控制为共同导通、断开，所述第2开关部包括第3开关，其与所述第1开关并联地插入在所述第1输出端子与 所述第2供电端子之间的电流路径中，根据所述第2控制信号被控制 导通、断开；和第4开关，其与所述第2开关并联地插入在所述第2输出端子与 所述第2供电端子之间的电流路径中，根据所述第3控制信号被控制 导通、断开。
5. 根据权利要求3所述的电平移位电路，其特征在于， 所述锁存部根据所述第1控制信号，在所述第1期间停止接收所述第1和第2输出端子的电压，并输出将所述第1期间开始时间点的 所述第1和第2输出端子的电压电平锁存了的信号，分别作为所述第2 和第3控制信号，所述锁存部在所述第2期间成为直通模式，输出基于所述第1和第2输出端子的电压电平的信号，分别作为所述第2和 第3控制信号。
6. 根据权利要求4所述的电平移位电路，其特征在于，所述第2电平移位器包括第1和第2晶体管，该第1和第2晶体 管的第1端子分别连接到所述第1和第2输出端子，发挥向所述第2 电压电平一侧进行电平移位的作用，所述第1和第3开关在所述第1晶体管的第2端子与所述第2供 电端子之间彼此并联连接，所述第2和第4开关在所述第2晶体管的第2端子与所述第2供 电端子之间彼此并联连接。
7. 根据权利要求4所述的电平移位电路，其特征在于，所述第2电平移位器包括第1和第2晶体管，该第1和第2晶体 管的第1端子共同连接到所述第2供电端子，发挥向所述第2电压电 平一侧进行电平移位的作用，所述第1和第3开关在所述第1晶体管的第2端子与所述第1输 出端子之间并联连接，所述第2和第4开关在所述第2晶体管的第2端子与所述第2输 出端子之间并联连接。
8. 根据权利要求6或7所述的电平移位电路，其特征在于， 所述第1晶体管的控制端子连接到所述第2输出端子， 所述第2晶体管的控制端子连接到所述第1输出端子。
9. 根据权利要求4所述的电平移位电路，其特征在于， 所述锁存部包括第5和第6开关，该第5和第6开关的一端分别连接到所述第1和第2输出端子，另一端分别连接到所述第3和第4 开关的控制端子，该第5和第6开关根据所述第1控制信号被控制导 通、断开，保持与所述另一端分别连接的电容所采样的电压。
10. 根据权利要求l所述的电平移位电路，其特征在于，所述第1电平移位器包括第3和第4晶体管，分别连接在所述第 l供电端子与所述第l和第2输出端子之间，该第3和第4晶体管的控 制端子分别连接到所述第1和第2输入端子。
11. 根据权利要求1所述的电平移位电路，其特征在于， 所述第1电平移位器包括-一端连接到所述第1供电端子的电流源；以及第3和第4晶体管，分别连接在所述电流源的另一端与所述第1 和第2输出端子之间，该第3和第4晶体管的控制端子分别连接到所 述第l和第2输入端子。
12. 根据权利要求4所述的电平移位电路，其特征在于， 所述锁存部包括第5和第6开关，该第5和第6开关的一端分别连接到所述第1 和第2输出端子，根据所述第l控制信号被控制导通、断开；第1和第2反相器，该第1和第2反相器的输入端分别连接到所 述第5和第6开关的另一端；以及第3和第4反相器，该第3和第4反相器的输入端分别连接到所 述第1和第2反相器的输出端，该第3和第4反相器的输出端经由根 据所述第1控制信号的互补信号被控制导通、断开的第7和第8开关， 分别连接到所述第1和第2反相器的输入端，所述第1和第2反相器的输出端分别连接到所述第4和第3开关 的控制端子。
13. 根据权利要求1所述的电平移位电路，其特征在于，包括第1和第2锁存电路，接收所述第1和第2输出端子各自 的电压，根据所述第1控制信号，在所述第1期间输出将所述第1期 间开始时间点的所述第1和第2输出端子的电压电平锁存了的信号，分别作为第2和第3控制信号，所述第1和第2锁存电路在所述第2 期间成为直通模式，输出基于所述第1和第2输出端子的电压电平的 信号，分别作为所述第2和第3控制信号；第1逻辑电路，其接收所述第1锁存电路的输出，根据所述第1 控制信号，在所述第1期间输出所述第1锁存电路的输出，作为所述第2控制信号；和第2逻辑电路，其接收所述第2锁存电路的输出，根据所述第1 控制信号，在所述第1期间输出所述第2锁存电路的输出，作为所述 第3控制信号，在所述第2期间，所述第1和第2逻辑电路输出用于将所述第2 电平移位器中所述第1或第2输出端子与所述第2供电端子之间的电 流路径的切断解除的信号，作为所述第2和第3控制信号。
14. 一种电平移位电路，其特征在于，包括第1和第2晶体管，分别连接在第1电源端子与第1和第2输出 端子之间，在控制端子分别接收相对低振幅的彼此互补的输入信号；第3和第4晶体管，分别连接在第2电源端子与所述第1和第2 输出端子之间，该第3和第4晶体管的控制端子分别连接到所述第2 和第l输出端子；锁存部，输入从所述第1和第2输出端子输出的相对高振幅的彼 此互补的输出信号，并在与第1控制信号对应的时序输出互补的第2、 第3控制信号；第1和第2开关，分别以与所述第3和第4晶体管串联的形式连 接在所述第2电源端子与所述第1和第2输出端子之间，根据所述第1 控制信号被控制为共同导通、断开；以及第3和第4开关，以分别与所述第3和第4晶体管串联的形式、 且分别与所述第1和第2开关并联的形式，连接在所述第2电源端子 与所述第1和第2输出端子之间，根据所述第2和第3控制信号分别 被互补地控制导通、断开。
15. —种电平移位电路，其特征在于，包括第1电平移位器，其连接于提供第1电压的第1供电端子 与第1和第2输出端子之间，从第1和第2输入端子分别输入第1和第2输入信号，并根据所述第1和第2输入信号，把所述第1和第2 输出端子中的一个输出端子设定为第1电压电平；第2电平移位器，其连接于提供第2电压的第2供电端子与所述 第1和第2输出端子之间，相对于所述第1和第2输出端子中由所述 第1电平移位器设定为所述第1电压电平的所述一个输出端子，把另 一个输出端子设定为第2电压电平；和进行控制的电路，接收第1控制信号，对于所述第1和第2输出 端子中、在所述第1和第2输入信号输入到所述第1和第2输入端子 的时间点已经被设为所述第2电压电平的一个输出端子，所述进行控 制的电路在预定期间使所述第2电平移位器中所述一个输出端子与所 述第2供电端子之间的电流路径成为相对高电阻或处于断开状态，所 述预定期间包括所述第1和第2输入信号输入到所述第1和第2输入 端子的时间点，并且在所述预定期间之后，所述进行控制的电路解除 所述第2电平移位器中所述一个输出端子与所述第2供电端子之间的 电流路径的高电阻或断开状态，所述第1和第2输出端子的输出振幅大于所述第1和第2输入信 号的振幅。
16. —种扫描驱动器，其特征在于，包括电平移位电路组，接收从对传输信号进行传输的移位寄存 器中所对应的级输出的相对低振幅的信号，进行电平移位而使上述相 对低振幅的信号成为相对高振幅的信号后输出；和缓冲器，其接收所述电平移位电路组的输出，驱动显示面板的扫 描线，作为所述电平移位电路，具有权利要求1至15中任一项所述的电 平移位电路。
17. 根据权利要求16所述的扫描驱动器，其特征在于， 包括控制信号生成电路，其接收基准信号和时序控制信号，生成利用所述第1电压电平和所述第2电压电平规定振幅的所述第1控制 信号，并提供给所述电平移位电路。
18. —种数据驱动器，其特征在于，包括电平移位电路，其接收从对数字数据进行锁存的数据锁存电路输出的相对低振幅的信号，进行电平移位而使上述相对低振幅的信号成为相对高振幅的信号后输出；数字模拟转换器，其接收来自所述电平移位电路的数字信号，并转换为模拟信号；和缓冲器，其接收所述数字模拟转换器的输出，驱动显示面板的数据线，作为所述电平移位电路，具有权利要求1至15中任一项所述的电 平移位电路。
19. 根据权利要求18所述的数据驱动器，其特征在于， 包括控制信号生成电路，其接收基准信号和时序控制信号，生成利用所述第1电压电平和所述第2电压电平规定振幅的所述第1控制 信号，并提供给所述电平移位电路。
20. —种显示装置，其特征在于， 包括权利要求16或17所述的扫描驱动器。
21. —种显示装置，其特征在于， 包括权利要求18或19所述的数据驱动器。
22. —种半导体装置，其特征在于， 包括权利要求1至15中任一项所述的电平移位电路。
全文摘要
一种把低振幅的输入信号转换为高振幅信号的电平移位电路及驱动器和显示装置。包括第1电平移位电路，连接于第1电压端子与第1和第2输出端子之间，从第1和第2输入端子分别输入第1和第2输入信号，并根据输入信号，把第1和第2输出端子中的一个设为第1电压电平；第2电平移位电路，连接于第2电压端子与第1和第2输出端子之间，将另一个设为第2电压电平；和进行控制的单元，对于在第1和第2输入信号输入到第1和第2输入端子的时间点为第2电压电平的一个输出端子，根据第1控制信号，在预定期间切断一个输出端子与第2供电端子之间的电流路径，预定期间后，进行控制的单元解除电流路径的切断，输出端子的输出振幅大于输入信号的振幅。
文档编号H03K19/0175GK101465643SQ20081018639
公开日2009年6月24日 申请日期2008年12月19日 优先权日2007年12月19日
发明者弘 土 申请人:恩益禧电子股份有限公司