专利名称：校正usb装置频率的方法及电路的制作方法
技术领域：
本发明涉及一种校正频率的方法及电路，具体地说，是一种校正USB装置频率的 方法及电路。
背景技术：
在通用序列汇排流2. 0和1. 1驱动器协议(USB 2. 0 and 1. 1 driver protocol) 中，通用序列汇排流(USB)主机端(host)对USB装置(device)的接口通信协议对于低速 (low speed)、全速(full speed)及高速(high speed)状态下的使用频率具有严格的规范， 以对应不同的应用，例如在低速状态下，USB主机的数据串行(data stream)的数据率规格 (data rate specification)为1. 5MHz士 1. 5%，应用在键盘、鼠标等，在全速状态下，USB 主机的数据串行的数据率规格为12MHz士0. 25%，应用在声音及麦克风等，在高速状态下， USB主机的数据串行的数据率规格为480MHz士0. 05%，应用在视频和成像(imaging)等。因 此，已知的USB装置的频率源大多采用石英震荡器、共振震荡器或者再加上以数字锁相回 路(DPLL)锁频的方式产生一准确的频率信号，然而，此方式却无法将频率源整合在USB装 置的集成电路(IC)内。为了降低成本及考虑组件的一致性，整合USB装置IC的内部电阻及电容产生一电 阻电容(RC)震荡器做为USB装置的频率源，使USB装置的频率源被包含在USB装置的IC 内部。然而，由于制程的变异，所述RC震荡器的频率约有士25%的误差，无法达到USB驱动 器协议的规范。如图1所示，USB接口通信协议对于USB主机端数据串行(datastream)的输 出封包的格式有严格的规范，在一数据交易(transaction)中，输出封包包括标志封包 (token packet) 12^ (data packet) 14 禾口豸@ (hgindshEike packet) 16, ^ 均具有固定长度(例如八位)的位周期(bits period)及固定位值内容的同步列数据域 (synchronization sequence ；SYNC)，以及固定长度但位值内容不固定的封包辨识元数据 域(packet identifier ;PID)，其中标志封包12具有固定长度为三十二位的位周期，数据 封包14具有长度小于九十六位的位周期，交握封包16具有固定长度为十六位的位周期。因 此，可利用USB主机端数据串行中输出封包的特性，撷取USB主机端数据串行的信号长度做 为USB装置内部RC震荡器频率的校准基数，校正USB装置内部RC震荡器的频率，使其频率 的准确度达到USB驱动器协议的规范，同时使USB装置和USB主机端的数据串行信号同步 (synchronizing) 0美国专利公告第6343364号提出一种利用建立(SETUT)标志封包的正差动信号 (D+)前四个下降缘(falling edge)的时间等于八位的位周期，校正USB装置内部RC震荡 器的频率。美国专利公开第2007/0159221号提出一种利用正差动信号下降缘之间的时间 关系，辨识进入的封包是否为标志封包，若进入的封包为标志封包，则利用正差动信号第一 个与第四个下降缘之间的时间等于八位的位周期，校正USB装置内部RC震荡器的频率。美 国专利公告第6407641号提出一种利用标志封包中四位(例如第二至第五位)的位周期对USB装置的内部RC震荡器进行粗调，再经由所述标志封包中二十位(例如第六至第二十五 位)的位周期对USB装置的内部RC震荡器进行细调。然而，此种撷取USB主机端数据串行 中标志封包来校正USB装置的内部RC震荡器，无法在单一的数据交易(transaction)中进 行多次校正，此外，仅利用标志封包校正USB装置的内部RC震荡器，在校正上缺乏弹性。因此已知的校正USB装置频率的方法存在着上述种种不便和问题。
发明内容
本发明的目的，在于提出一种利用同步列数据域多次校正USB装置频率的方法及 电路。本发明的另一目的，在于提出一种利用标志封包校正USB装置频率的方法及电路。本发明的又一目的，在于提出一种利用交握封包校正USB装置频率的方法及电路。为实现上述目的，本发明的技术解决方案是一种校正USB装置频率的方法，所述USB装置包含一内部可校准震荡器以产生一 频率，所述方法其特征在于包括下列步骤第一步骤检测一输入数据串行中的封包结尾以初始化一计数器；第二步骤检测所述数据串行中一同步列数据域以触发所述计数器开始计数所述 频率的数量并产生一计数值；第三步骤比较所述计数值与一参考值以调整所述内部可校准震荡器的频率，使 所述计数值与所述参考值相等。本发明的校正USB装置频率的方法还可以采用以下的技术措施来进一步实现。前述的方法，其中所述检测所述数据串行中所述同步列数据域的步骤包括检测一 负差动信号的第一个上升缘使所述计数器开始计数，以及检测所述负差动信号的第四个上 升缘以闩锁所述计数值。前述的方法，其中所述检测所述数据串行中所述同步列数据域的步骤包括检测一 正差动信号的第一个下降缘使所述计数器开始计数，以及检测所述正差动信号的第四个下 降缘以闩锁所述计数值。前述的方法，其中所述调整所述内部可校准震荡器的频率的步骤包括当所述计数 值大于所述参考值时，降低所述内部可校准震荡器的频率，当所述计数值小于所述参考值 时，增加所述内部可校准震荡器的频率。前述的方法，其中更包括倍频所述内部可校准震荡器的频率。一种校正USB装置频率的电路，所述USB装置包含一内部可校准震荡器以产生一 频率，其特征在于所述电路包括一计数器，用以计数所述频率的数量；一第一检测单元，检测一输入的数据串行中的封包结尾以初始化所述计数器；一第二检测单元，检测所述数据串行中一同步列数据域以产生一触发信号，使所 述计数器开始计数产生一计数值；一校准编码单元，比较所述计数值与一参考值产生一校准信号调整所述内部可校
7准震荡器的频率，使所述计数值与所述参考值相等。本发明的校正USB装置频率的电路还可以采用以下的技术措施来进一步实现。前述的电路，其中包括一锁相回路以倍频所述内部可校准震荡器的频率。前述的电路，其中所述第二检测单元检测一负差动信号的第一个上升缘以初始化 所述触发信号，以及检测所述负差动信号的第四个上升缘以结束所述触发信号。前述的电路，其中所述第二检测单元检测一正差动信号的第一个下降缘以初始化 所述触发信号，以及检测所述正差动信号的第四个下降缘以结束所述触发信号。一种校正USB装置频率的方法，所述USB装置包含一内部可校准震荡器以产生一 频率，其特征在于所述方法包括下列步骤(a)检测一输入的数据串行中的封包结尾以初始化一计数器；(b)检测所述数据串行中一同步列数据域以触发所述计数器开始计数所述频率的
数量；(c)辨识包含所述同步列数据域的当前封包是否为标志封包，若所述当前封包为 标志封包，则进行步骤(d)，反之，则停止所述计数器的计数并回到步骤(a)(d)检测所述当前封包的封包结尾以闩锁所述计数器产生一计数值；(e)比较所述计数值与一参考值以调整所述内部可校准震荡器的频率，使所述计 数值与所述参考值相等。前述的方法，其中所述步骤(b)包括检测一负差动信号的第一个上升缘。前述的方法，其中所述步骤(c)包括下列步骤检测所述负差动信号的第四个上升缘；闩锁所述负差动信号的第四个上升缘后的第二至第四位产生一封包辨识元；若所述封包辨识元中包含二个逻辑状态为高的位，则判定为标志封包。前述的方法，其中所述步骤(c)包括下列步骤检测所述负差动信号的第四个上升缘；闩锁所述负差动信号的第四个上升缘后的第一至第四位产生一封包辨识元；若所述封包辨识元中包含三个逻辑状态为高的位，则判定为标志封包。前述的方法，其中所述步骤(b)包括检测一正差动信号的第一个下降缘。前述的方法，其中所述步骤(c)包括下列步骤检测所述正差动信号的第四个下降缘；闩锁所述正差动信号的第四个下降缘后的第二至第四位产生一封包辨识元；若所述封包辨识元中包含二个逻辑状态为低的位，则判定为标志封包。前述的方法，其中所述步骤(c)包括下列步骤检测所述正差动信号的第四个下降缘；闩锁所述正差动信号的第四个下降缘后的第一至第四位产生一封包辨识元；若所述封包辨识元中包含三个逻辑状态为低的位，则判定为标志封包。前述的方法，其中所述调整所述内部可校准震荡器的频率的步骤包括当所述计数 值大于所述参考值时，降低所述内部可校准震荡器的频率，当所述计数值小于所述参考值 时，增加所述内部可校准震荡器的频率一种校正USB装置频率的电路，所述USB装置包含一内部可校准震荡器以产生一
8频率，其特征在于所述电路包括一计数器，用以计数所述频率的数量；一第一检测单元，检测一输入的数据串行中的封包结尾以初始化所述计数器；—第二检测单元，检测所述数据串行中一标志封包以产生一触发信号，使所述计 数器开始计数产生一计数值；一校准编码单元，比较所述计数值与一参考值产生一校准信号调整所述内部可校 准震荡器的频率，使所述计数值与所述参考值相等。前述的电路，其中所述第二检测单元检测一负差动信号的第一个上升缘以初始化 所述触发信号，检测所述负差动信号的第四个上升缘使所述内部可校准震荡器产生一封包 辨识元以供辨识所述标志封包，以及检测所述标志封包的封包结尾以结束所述触发信号。前述的电路，其中所述封包辨识元包括所述第四个上升缘后的第一至第四个位。前述的电路，其中所述封包辨识元包括所述第四个上升缘后的第二至第四个位。前述的电路，其中所述第二检测单元检测一正差动信号的第一个下降缘以初始化 所述触发信号，检测所述正差动信号的第四个下降缘使所述内部可校准震荡器产生一封包 辨识元以供辨识所述标志封包，以及检测所述标志封包的封包结尾以结束所述触发信号。前述的电路，其中所述封包辨识元包括所述第四个下降缘后的第一至第四个位。前述的电路，其中所述封包辨识元包括所述第四个下降缘后的第二至第四个位。一种校正USB装置频率的方法，所述USB装置包含一内部可校准震荡器以产生一 频率，所述方法其特征在于包括下列步骤(a)检测一输入的数据串行中的封包结尾以初始化一计数器；(b)检测所述数据串行中一同步列数据域以触发所述计数器开始计数所述频率的
数量；(c)辨识包含所述同步列数据域的当前封包是否为交握封包，若所述当前封包为 交握封包，则进行步骤(d)，反之，则停止所述计数器的计数并回到步骤(a)；(d)检测所述当前封包的封包结尾以闩锁所述计数器产生一计数值；(e)比较所述计数值与一参考值以调整所述内部可校准震荡器的频率，使所述计 数值与所述参考值相等。前述的方法，其中所述步骤(b)包括检测一负差动信号的第一个上升缘。前述的方法，其中所述步骤(c)包括下列步骤计数所述负差动信号的上升缘数量；检测所述当前封包的封包结尾；其中，当所述封包结尾出现时，若所述上升缘数量为六，则所述当前封包为交握封 包。前述的方法，其中所述步骤(b)包括检测一正差动信号的第一个下降缘。前述的方法，其中所述步骤(c)包括下列步骤计数所述正差动信号的下降缘数量；检测所述当前封包的封包结尾；其中，当所述封包结尾出现时，若所述下降缘数量为六，则所述当前封包为交握封 包。
前述的方法，其中所述调整所述内部可校准震荡器的频率的步骤包括当所述计数 值大于所述参考值时，降低所述内部可校准震荡器的频率，当所述计数值小于所述参考值 时，增加所述内部可校准震荡器的频率。一种校正USB装置频率的电路，所述USB装置包含一内部可校准震荡器以产生一 频率，其特征在于所述电路包括一计数器，用以计数所述频率的数量；一第一检测单元，检测一输入的数据串行中的封包结尾以初始化所述计数器；一第二检测单元，检测所述数据串行中一交握封包以产生一触发信号，使所述计 数器开始计数产生一计数值；一校准编码单元，比较所述计数值与一参考值产生一校准信号调整所述内部可校 准震荡器的频率，使所述计数值与所述参考值相等。前述的电路，其中所述第二检测单元检测一负差动信号的第一个上升缘以初始化 所述触发信号，以及检测所述交握封包的封包结尾以结束所述触发信号。前述的电路，其中更包括一第二计数器位于所述第二检测单元中，以计数所述负 差动信号的上升缘数量。前述的电路，其中所述第二检测单元检测一正差动信号的第一个下降缘以产生所 述触发信号，以及检测所述交握封包的封包结尾以结束所述触发信号。前述的电路，其中更包括一第二计数器位于所述第二检测单元中，以计数所述正 差动信号的下降缘数量。 采用上述技术方案后，本发明的校正USB装置频率的方法及电路具有以下优点1.快速、精确地校正USB装置的频率。2.简化校正电路，降低成本，增加USB装置频率的准确度。
图1是封包格式规范的示意图2是本发明的校正USB装置频率的方法的第--实施例示意图3是本发明的校正USB装置频率的电路的第--实施例示意图4是校正USB装置频率的波形图5是本发明的校正USB装置频率的方法的第二二实施例示意图6是本发明的校正USB装置频率的电路的第二二实施例示意图7是本发明的校正USB装置频率的方法的第三三实施例示意图8是本发明的校正USB装置频率的电路的第三三实施例示意图9是校正USB装置频率的波形图10是本发明的校正USB装置频率的方法的第四实施例示意图
图11是本发明的校正USB装置频率的电路的第四实施例示意图
图12是校正USB装置频率的波形图。
具体实施例方式
以下结合实施例及其附图对本发明作更进一步说明。
现请参阅图1 图3，图1是封包格式规范的示意图，图2是根据本发明的校正USB 装置频率的方法流程图20，图3是校正USB装置频率的电路30。如图所示，在所述步骤22 中，封包结尾(end of packet ；E0P)介于一封包的结束与下一个封包的开始之间，检测单元 32检测USB主机端数据串行中的E0P产生一重置信号R给计数器36以初始化计数器36， 使计数器36归零。在步骤24中，标志封包12、数据封包14及交握封包16具有固定长度及 固定位值内容的同步列数据域(SYNC)，检测单元34检测USB主机端数据串行中的同步列数 据域产生一触发信号T给计数器36。在步骤26中，计数器36因应触发信号T开始计数内 部可校准震荡器40产生的频率的数量，以产生一计数值P = nX (F/M) 公式 1其中，n为计数器36计数的位周期，F为内部可校准震荡器40的频率，M为USB主 机端数据串行的数据率。在步骤28中，校准编码单元38比较计数值P与一参考值K产生 校准信号Tr给内部可校准震荡器40，当计数值P大于参考值K时，降低频率F，当计数值P 小于参考值K时，增加频率F，使计数值P与参考值K相等，其中，参考值K是以内部可校准 震荡器40的设计频率F’计算产生，将设计频率F’代入公式1可得参考值K = nX(F，/M)公式 2图4为校正USB装置频率的波形图39，参考图3及图4，在一实施例中，内部可校准 震荡器40包括一设计频率为F’的可调校RC震荡器，撷取同步列数据域前六位的位周期做 为校准基数，例如负差动信号D-的前六位” 101010”，或正差动信号D+的前六位”010101”， 使计数的位周期n等于6。利用负差动信号D-前六位” 101010”的位周期相当于负差动 信号D-的第一个上升缘(rising edge)42与第四个上升缘44之间的时间，藉由检测单元 34检测负差动信号D-的上升缘而产生触发信号T，例如当检测单元34检测到负差动信号 D-的第一个上升缘42时，初始化触发信号T，计数器36因应触发信号T的开始而开始计数 频率43的数量，当检测单元34检测到负差动信号D-的第四个上升缘44时，结束触发信 号T，计数器36因应触发信号T的结束而闩锁计数值P，校准编码单元38比较计数值P与 参考值K以调整频率F。同样，利用正差动信号D+前六位”010101”的位周期相当于正差 动信号D+的第一个下降缘(falling edge) 46与第四个下降缘48之间的时间，藉由检测正 差动信号D+的第一个下降缘46以初始化触发信号T，以及检测正差动信号D+的第四个下 降缘48以结束触发信号T，产生计数值P与参考值K比较以调整频率F。当设计频率F’为 24MHz以及位数据率M为1. 5MHz时，根据公式2可得参考值K = 96，但实际上内部可校准 震荡器40的频率F与设计频率F’之间具有误差，根据公式1可得计数器36产生的计数值 P = 6X (F/l. 5MHz)，比较计数值P与参考值K，当计数值P大于参考值K时，表示频率F大 于设计频率F’，校准编码单元38产生校准信号Tr以降低频率F，当计数值P小于参考值K 时，表示频率F小于设计频率F’，校准编码单元38产生校准信号Tr以增加频率F，当计数 值P等于参考值K时，表示频率F等于设计频率F’，校准编码单元38产生校准信号Tr以维 持频率F。此外，内部可校准震荡器40每阶的调整量(trimming step)即为校正分辨率C = 1/K 公式 3将K = 96代入公式3可得校正分辨率C约等于士 1. 04%，符合通用序列汇排流 2. 0和1. 1的驱动器协议中，对低速状态下使用频率误差为士 1. 5%的规范。此实施例利用 USB接口通信协议数据传输中，不同的封包具有一固定同步列数据域的特性，藉由撷取USB
11主机端数据串行中同步列数据域信号校正USB装置的频率，产生一相对于准确于USB主机 端数据串行的频率，以在单一的数据交易中多次校正USB装置的频率，相对于已知的仅利 用标志封包校正USB装置的频率，此实施例不受封包特性的限制，可利用不同封包中的同 步列数据域校正USB装置的频率，毋须判别封包的格式，达到快速、精确地校正USB装置的 频率，以及简化校正电路的目的。从公式3可知，藉由增加参考值K可得到较小的校正分辨率C，达到增加USB装置 频率准确度的目的。根据公式2，参考值K可经由增加内部可校准震荡器40的设计频率F’ 或是增加计数的位周期n而增加。如图5及图6所示，在一实施例中，校正USB装置频率的方法流程图50包括一倍 频步骤52，内部可校准震荡器40的频率F经校正USB装置频率的电路54中的锁相回路 (PLL) 56倍频后，产生频率为NF的频率供计数器36计数，以得到较小的校正分辨率C，其中 N为一常数。例如当N = 2时，供计数器36计数的频率经锁相回路56倍频，因此所述频率 从F增加至2F，在数据率M为1. 5MHz、设计频率F’为24MHz以及位周期n为6的情况下，根 据公式2及公式3，可得参考值K= 192以及校正分辨率C约等于士0. 52%，因而增加USB 装置频率的准确度。藉由锁相回路56倍频内部可校准震荡器40的频率，提供频率较高的 频率供计数器36计数，而非直接增加内部可校准震荡器40的频率，可避免因直接增加内部 可校准震荡器40的频率而导致诸如电路复杂化、成本增加等问题。如图7所示，在另一实施例中，校正USB装置频率的方法流程图58包括一辨识标 志封包的步骤60，藉由撷取标志封包固定三十二位的位周期，做为校正USB装置频率的校 准基数，以增加计数的位周期n，得到较小的校正分辨率C。图8是对应图7的校正USB装置频率的电路65，参考图7及图8，在步骤22中，检 测单元32检测USB主机端数据串行中的E0P产生一重置信号R给计数器36以初始化计数 器36，使计数器36归零。在步骤24中，检测单元67检测到USB主机端数据串行中的同步 列数据域产生一触发信号T给计数器36。在步骤64中，计数器36因应触发信号T开始计 数内部可校准震荡器40产生的频率的数量，此时，内部可校准震荡器40的频率为F。在步 骤60中，辨识具有所述同步列数据域的当前封包是否为标志封包，若所述当前封包不是标 志封包，则进行步骤62，计数器36停止计数，回到步骤22，若所述当前封包为标志封包，则 进行步骤66，检测单元34检测所述标志封包的E0P以结束触发信号T，计数器36闩锁其计 数值产生计数值P。在步骤28中，校准编码单元38比较计数值P与参考值K产生校准信号 Tr给内部可校准震荡器40，使计数值P与参考值K相等。在本实施例中，步骤60及步骤64 是同步进行。图9为校USB装置频率的波形图68，参考图7 图9，在一实施例中，USB主机端 数据串行包括正差动信号D+及负差动信号D-，内部可校准震荡器40包括一设计频率为F’ 的可调校RC震荡器，步骤60藉由内部可校准震荡器40从USB主机端数据串行中产生一封 包辨识元(PID) 78给检测单元67，以辨识当前封包是否为标志封包。当检测单元32检测到 E0P时，产生一重置信号R，计数器88因应重置信号R而被初始化。当检测单元67检测到 负差动信号D-的第一个上升缘70或正差动信号D+的第一个下降缘72时，初始化触发信 号T，计数器36因应触发信号T的开始而开始计数频率76的数量，此时，内部可校准震荡器 40的频率为F，当检测单元67检测到负差动信号D-的第四个上升缘75或正差动信号D+的第四个下降缘77时，内部可校准震荡器40闩锁第四个上升缘75或第四个下降缘77后的 第一至第四个位” 1110”或”0001”，如波形74所示，产生封包辨识元78，检测单元67根据 封包识别元78辨识当前封包是否为标志封包，若封包辨识元78中包含三个逻辑状态为高 (即逻辑状态为1)或三个逻辑状态为低(即逻辑状态为0)的位，则判定为标志封包，计数 器36持续计数，直到检测单元67再次检测到E0P，结束触发信号T，计数器36因应触发信 号T的结束而闩锁其计数值产生计数值P，反之，则判定为非标志封包，计数器36停止计数， 回到步骤22。校准编码单元38比较计数值P与参考值K以调整频率F。在本实施例中，负 差动信号D-从第一个上升缘70到再次检测到E0P的时间相当于整个标志封包固定三十二 位的位周期，同样地，正差动信号D+从第一个下降缘72到再次检测到E0P的时间相当于整 个标志封包固定三十二位的位周期，因此计数的位周期n = 32，当数据率M为1. 5MHz,以及 设计频率F’为6MHz时，根据公式2可得参考值K = 128，比较计数值P与参考值K，若计数 值P大于参考值K，表示频率F大于设计频率F’，校准编码单元38产生校准信号Tr以降低 频率F，若计数值P小于参考值K，表示频率F小于设计频率F’，校准编码单元38产生校准 信号Tr以增加频率F，若计数值P等于参考值K时，表示频率F等于设计频率F’，校准编码 单元38产生校准信号Tr以维持频率F。由于内部可校准震荡器40的频率约有士25%的 误差，在检测到负差动信号D-的第四个上升缘75或正差动信号D+的第四个下降缘77 (即 同步列数据域的第六位)后，才由内部可校准震荡器40闩锁第四个上升缘75或第四个下 降缘77后的第一至第四个位做为封包辨识元78，可避免因内部可校准震荡器40的频率误 差而无法辨识标志封包，本实施例利用负差动信号D-的第四个上升缘75或正差动信号D+ 的第四个下降缘77后的第一至第四个位做为封包辨识元以正确的辨识标志封包，以及撷 取标志封包固定三十二位的位周期做为校正USB装置频率的校准基数，使辨识标志封包与 计数频率同步进行，不需分成粗调和细调二个步骤，相较于美国专利公告第6407641号先 在同步列数据域粗调，再撷取标志封包中二十位做为校正USB装置频率的校准基数，本实 施例可得到更准确的校正结果，并达到简化电路和降低成本的目的。此外，根据公式3，当参 考值K = 128时，校正分辨率C约等于士0. 78%，符合通用序列汇排流2. 0和1. 1的驱动器 协议中，对低速状态下使用频率误差为士 1.5%的规范，此时，内部可校准震荡器40的设计 频率F’为6MHz，换言之，藉由增加计数的位周期n，内部可校准震荡器40可使用较低频率 的震荡器，例如较低频率的RC震荡器，以进一步降低成本。在一变化的实施例中，当检测单元67检测到负差动信号D-的第四个上升缘75或 正差动信号D+的第四个下降缘77时，内部可校准震荡器40闩锁第四个上升缘75或第四 个下降缘77后的第二至第四个位” 110”或”001”，产生封包辨识元80，若封包辨识元80中 包含二个逻辑状态为高(即逻辑状态为1)或二个逻辑状态为低(即逻辑状态为0)的位， 则判定为标志封包，反之，则判定为非标志封包。如图10所示，在又一实施例中，校正USB装置频率的方法流程图82包括一辨识交 握封包的步骤84，藉由撷取交握封包固定十六位的位周期，做为校正USB装置频率的校准 基数，增加计数的位周期n，得到较小的校正分辨率C。图11是对应图10的校正USB装置频率的电路86，参考图10及图11，在步骤22 中，检测单元32检测USB主机端数据串行中的E0P产生一重置信号R给计数器36以初始化 计数器36。在步骤24中，检测单元87检测到USB主机端数据串行中的同步列数据域产生一触发信号T给计数器36。在步骤64中，计数器36因应触发信号T开始计数内部可校准 震荡器40产生的频率的数量，此时，内部可校准震荡器40的频率为F。在步骤84中，辨识 具有所述同步列数据域的当前封包是否为交握封包，若所述当前封包不是交握封包，则进 行步骤62，计数器36停止计数，回到步骤22，若所述当前封包为交握封包，则进行步骤66， 检测单元87检测所述交握封包的E0P以结束触发信号T，计数器36因应触发信号T的结 束而闩锁其计数值产生计数值P。在步骤28中，校准编码单元38比较计数值P与参考值K 产生校准信号Tr给内部可校准震荡器40，使计数值P与参考值K相等。在本实施例中，步 骤84及步骤64系同步进行。图12是校正USB装置频率的波形图90，参考图10 图12，在一实施例中，在USB 主机端数据串行中的交握封包包括确认(ACK)封包91、否定(NAK)封包93及拖延(STALL) 封包94，内部可校准震荡器40包括一设计频率为F’的可调校电阻电容RC震荡器，步骤84 藉由位于检测单元87中的计数器88计数确认封包91、否定封包93或拖延封包94的上升 缘96或下降缘97的数量产生一上升缘数量或下降缘数量，检测单元87根据所述上升缘数 量或下降缘数量，辨识当前封包是否为交握封包。当检测单元32检测到E0P时，产生一重 置信号R，计数器88因应重置信号R而被初始化。当检测单元87检测到负差动信号D-的 第一个上升缘或正差动信号D+的第一个下降缘时，初始化触发信号T，计数器36因应触发 信号T的开始而开始计数频率76的数量，计数器88因应触发信T号开始计数负差动信号 D-的上升缘96的数量或正差动信号D+的下降缘97的数量，此时，内部可校准震荡器40的 频率为F，当检测单元87再次检测到E0P时，结束触发信号T，计数器88因应触发信号T的 结束而R锁其计数值，产生一上升缘数量或一下降缘数量，检测单元87根据所述上升缘或 下降缘数量辨识是否为交握封包，若所述上升缘或下降缘数量等于六，则判定为交握封包， 计数器36因应触发信号T的结束而闩锁其计数值产生计数值P，反之，则判定为非交握封 包，计数器36停止计数，回到步骤22。校准编码单元38比较计数值P与参考值K以调整频 率F。在本实施例中，负差动信号D-从第一个上升缘到E0P出现的时间相当于整个交握封 包的位周期，同样，正差动信号D+从第一个下降缘到E0P出现的时间相当于整个交握封包 的位周期，因此计数的位周期n = 16，当数据率M为1. 5MHz,以及设计频率F，为12MHz时， 根据公式2可得参考值K = 128，比较计数值P与参考值K，若计数值P大于参考值K，表示 频率F大于设计频率F’，校准编码单元38产生校准信号Tr以降低频率F，若计数值P小于 参考值K，表示频率F小于设计频率F’，校准编码单元38产生校准信号Tr以增加频率F，若 计数值P等于参考值K时，表示频率F等于设计频率F’，校准编码单元38产生校准信号Tr 以维持频率F。本实施例藉由计数USB主机端数据串行中的上升缘数量或下降缘数量，以正 确的辨识交握封包，毋须产生封包辨识元，此外，根据公式3，当参考值K = 128时，校正分辨 率C约等于士0. 78%，符合通用序列汇排流2. 0和1. 1的驱动器协议中，对低速状态下使用 频率误差为士 1.5%的规范，此时，内部可校准震荡器40的设计频率F’为12MHz，换言之， 藉由正确辨识及撷取交握封包固定十六位的位周期做为校正USB装置频率的校准基，使辨 识交握封包与计数频率同步进行，内部可校准震荡器40可使用较低频率的震荡器，例如较 低频率的RC震荡器，达到降低成本的目的。以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人 员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变化。因此，所有等同的技术方案也应该属于本发明的范畴，应由各权利要求限定。
0124]组件符号说明0125]12标志封包0126]14资料封包0127]16交握封包0128]20校正USB装置频率的方法流程图0129]22-28步骤0130]30校正USB装置频率的电路0131]32检测单元0132]34检测单元0133]36计数器0134]38校准编码单元0135]39波形图0136]40内部可校准震荡器0137]42第一个上升缘0138]43频率0139]44第四个上升缘0140]46第一个下降缘0141]48第四个下降缘0142]50校正USB装置频率的方法流程图0143]52步骤0144]54校正USB装置频率的电路0145]56锁相回路0146]58校正USB装置频率的方法流程图0147]60-64步骤0148]65校正USB装置频率的电路0149]66步骤0150]67检测单元0151]68波形图0152]70第一个上升缘0153]72第一个下降缘0154]74波形0155]75第四个上升缘0156]76频率0157]77第四个下降缘0158]78封包辨识元0159]80封包辨识元0160]82校正USB装置频率的方法流程图0161]84步骤
15
86校正USB装置频率的电路
87检测单元
88计数器
90波形图
91确认封包
93否定封包
94拖延封包
96上升缘
97下降缘。
权利要求
一种校正USB装置频率的方法，所述USB装置包含一内部可校准震荡器以产生一频率，所述方法其特征在于包括下列步骤第一步骤检测一输入数据串行中的封包结尾以初始化一计数器；第二步骤检测所述数据串行中一同步列数据域以触发所述计数器开始计数所述频率的数量并产生一计数值；第三步骤比较所述计数值与一参考值以调整所述内部可校准震荡器的频率，使所述计数值与所述参考值相等。
2.如权利要求1所述的方法，其特征在于，所述检测所述数据串行中所述同步列数据 域的步骤包括检测一负差动信号的第一个上升缘使所述计数器开始计数，以及检测所述负 差动信号的第四个上升缘以闩锁所述计数值。
3.如权利要求1所述的方法，其特征在于，所述检测所述数据串行中所述同步列数据 域的步骤包括检测一正差动信号的第一个下降缘使所述计数器开始计数，以及检测所述正 差动信号的第四个下降缘以闩锁所述计数值。
4.如权利要求1所述的方法，其特征在于，所述调整所述内部可校准震荡器的频率的 步骤包括当所述计数值大于所述参考值时，降低所述内部可校准震荡器的频率，当所述计 数值小于所述参考值时，增加所述内部可校准震荡器的频率。
5.如权利要求1所述的方法，其特征在于，更包括倍频所述内部可校准震荡器的频率。
6.一种校正USB装置频率的电路，所述USB装置包含一内部可校准震荡器以产生一频 率，所述电路其特征在于包括一计数器，用以计数所述频率的数量；一第一检测单元，检测一输入的数据串行中的封包结尾以初始化所述计数器；一第二检测单元，检测所述数据串行中一同步列数据域以产生一触发信号，使所述计 数器开始计数产生一计数值；一校准编码单元，比较所述计数值与一参考值产生一校准信号调整所述内部可校准震 荡器的频率，使所述计数值与所述参考值相等。
7.如权利要求6所述的电路，其特征在于，包括一锁相回路以倍频所述内部可校准震 荡器的频率。
8.如权利要求6所述的电路，其特征在于，所述第二检测单元检测一负差动信号的第 一个上升缘以初始化所述触发信号，以及检测所述负差动信号的第四个上升缘以结束所述 触发信号。
9.如权利要求6所述的电路，其特征在于，所述第二检测单元检测一正差动信号的第 一个下降缘以初始化所述触发信号，以及检测所述正差动信号的第四个下降缘以结束所述 触发信号。
10.一种校正USB装置频率的方法，所述USB装置包含一内部可校准震荡器以产生一频 率，其特征在于所述方法包括下列步骤(a)检测一输入的数据串行中的封包结尾以初始化一计数器；(b)检测所述数据串行中一同步列数据域以触发所述计数器开始计数所述频率的数量；(c)辨识包含所述同步列数据域的当前封包是否为标志封包，若所述当前封包为标志封包，则进行步骤(d)，反之，则停止所述计数器的计数并回到步骤(a)(d)检测所述当前封包的封包结尾以闩锁所述计数器产生一计数值；(e)比较所述计数值与一参考值以调整所述内部可校准震荡器的频率，使所述计数值 与所述参考值相等。
11.如权利要求10所述的方法，其特征在于，所述步骤(b)包括检测一负差动信号的第一个上升缘。
12.如权利要求10所述的方法，其特征在于，所述步骤(c)包括下列步骤 检测所述负差动信号的第四个上升缘；闩锁所述负差动信号的第四个上升缘后的第二至第四位产生一封包辨识元； 若所述封包辨识元中包含二个逻辑状态为高的位，则判定为标志封包。
13.如权利要求10所述的方法，其特征在于，所述步骤(c)包括下列步骤 检测所述负差动信号的第四个上升缘；闩锁所述负差动信号的第四个上升缘后的第一至第四位产生一封包辨识元； 若所述封包辨识元中包含三个逻辑状态为高的位，则判定为标志封包。
14.如权利要求10所述的方法，其特征在于，所述步骤(b)包括检测一正差动信号的第 一个下降缘。
15.如权利要求10所述的方法，其特征在于，所述步骤(c)包括下列步骤 检测所述正差动信号的第四个下降缘；闩锁所述正差动信号的第四个下降缘后的第二至第四位产生一封包辨识元； 若所述封包辨识元中包含二个逻辑状态为低的位，则判定为标志封包。
16.如权利要求10所述的方法，其特征在于，所述步骤(c)包括下列步骤 检测所述正差动信号的第四个下降缘；闩锁所述正差动信号的第四个下降缘后的第一至第四位产生一封包辨识元； 若所述封包辨识元中包含三个逻辑状态为低的位，则判定为标志封包。
17.如权利要求10所述的方法，其特征在于，所述调整所述内部可校准震荡器的频率 的步骤包括当所述计数值大于所述参考值时，降低所述内部可校准震荡器的频率，当所述 计数值小于所述参考值时，增加所述内部可校准震荡器的频率。
18.—种校正USB装置频率的电路，所述USB装置包含一内部可校准震荡器以产生一频 率，其特征在于所述电路包括一计数器，用以计数所述频率的数量；一第一检测单元，检测一输入的数据串行中的封包结尾以初始化所述计数器； 一第二检测单元，检测所述数据串行中一标志封包以产生一触发信号，使所述计数器 开始计数产生一计数值；一校准编码单元，比较所述计数值与一参考值产生一校准信号调整所述内部可校准震 荡器的频率，使所述计数值与所述参考值相等。
19.如权利要求18所述的电路，其特征在于，所述第二检测单元检测一负差动信号的 第一个上升缘以初始化所述触发信号，检测所述负差动信号的第四个上升缘使所述内部可 校准震荡器产生一封包辨识元以供辨识所述标志封包，以及检测所述标志封包的封包结尾 以结束所述触发信号。
20.如权利要求18所述的电路，其特征在于，所述封包辨识元包括所述第四个上升缘 后的第一至第四个位。
21.如权利要求18所述的电路，其特征在于，所述封包辨识元包括所述第四个上升缘 后的第二至第四个位。
22.如权利要求18所述的电路，其特征在于，所述第二检测单元检测一正差动信号的 第一个下降缘以初始化所述触发信号，检测所述正差动信号的第四个下降缘使所述内部可 校准震荡器产生一封包辨识元以供辨识所述标志封包，以及检测所述标志封包的封包结尾 以结束所述触发信号。
23.如权利要求22所述的电路，其特征在于，所述封包辨识元包括所述第四个下降缘 后的第一至第四个位。
24.如权利要求22所述的电路，其特征在于，所述封包辨识元包括所述第四个下降缘 后的第二至第四个位。
25.一种校正USB装置频率的方法，所述USB装置包含一内部可校准震荡器以产生一频 率，所述方法其特征在于包括下列步骤(a)检测一输入的数据串行中的封包结尾以初始化一计数器；(b)检测所述数据串行中一同步列数据域以触发所述计数器开始计数所述频率的数量；(c)辨识包含所述同步列数据域的当前封包是否为交握封包，若所述当前封包为交握 封包，则进行步骤(d)，反之，则停止所述计数器的计数并回到步骤(a)；(d)检测所述当前封包的封包结尾以闩锁所述计数器产生一计数值；(e)比较所述计数值与一参考值以调整所述内部可校准震荡器的频率，使所述计数值 与所述参考值相等。
26.如权利要求25所述的方法，其特征在于，所述步骤(b)包括检测一负差动信号的第一个上升缘。
27.如权利要求25所述的的方法，其特征在于，所述步骤(c)包括下列步骤 计数所述负差动信号的上升缘数量；检测所述当前封包的封包结尾；其中，当所述封包结尾出现时，若所述上升缘数量为六，则 所述当前封包为交握封包。
28.如权利要求25所述的的方法，其特征在于，所述步骤(b)包括检测一正差动信号的 第一个下降缘。
29.如权利要求25所述的方法，其特征在于，所述步骤(c)包括下列步骤 计数所述正差动信号的下降缘数量；检测所述当前封包的封包结尾；其中，当所述封包结尾出现时，若所述下降缘数量为六，则所述当前封包为交握封包。
30.如权利要求25所述的方法，其特征在于，所述调整所述内部可校准震荡器的频率 的步骤包括当所述计数值大于所述参考值时，降低所述内部可校准震荡器的频率，当所述 计数值小于所述参考值时，增加所述内部可校准震荡器的频率。
31.一种校正USB装置频率的电路，所述USB装置包含一内部可校准震荡器以产生一频率，其特征在于所述电路包括一计数器，用以计数所述频率的数量；一第一检测单元，检测一输入的数据串行中的封包结尾以初始化所述计数器； 一第二检测单元，检测所述数据串行中一交握封包以产生一触发信号，使所述计数器 开始计数产生一计数值；一校准编码单元，比较所述计数值与一参考值产生一校准信号调整所述内部可校准震 荡器的频率，使所述计数值与所述参考值相等。
32.如权利要求31所述的电路，其特征在于，所述第二检测单元检测一负差动信号的 第一个上升缘以初始化所述触发信号，以及检测所述交握封包的封包结尾以结束所述触发 信号。
33.如权利要求31所述的电路，其特征在于，更包括一第二计数器位于所述第二检测 单元中，以计数所述负差动信号的上升缘数量。
34.如权利要求31所述的电路，其特征在于，所述第二检测单元检测一正差动信号的 第一个下降缘以产生所述触发信号，以及检测所述交握封包的封包结尾以结束所述触发信号。
35.如权利要求31所述的电路，其特征在于，更包括一第二计数器位于所述第二检测 单元中，以计数所述正差动信号的下降缘数量。
全文摘要
一种校正USB装置频率的方法，所述USB装置包含一内部可校准震荡器以产生一频率，所述方法其特征在于包括下列步骤检测一输入数据串行中的封包结尾以初始化一计数器；检测所述数据串行中一同步列数据域以触发所述计数器开始计数所述频率的数量并产生一计数值；比较所述计数值与一参考值以调整所述内部可校准震荡器的频率，使所述计数值与所述参考值相等。本发明的校正USB装置频率的方法及电路具有快速、精确地校正USB装置的频率，简化校正电路和降低成本的优点。
文档编号H03L7/00GK101931397SQ200910142550
公开日2010年12月29日 申请日期2009年6月23日 优先权日2009年6月23日
发明者林庆舜, 江宗殷, 王俊淇 申请人:义隆电子股份有限公司