专利名称：一种音频功率放大器开机噪音抑制电路的制作方法
技术领域：
本发明涉及一种音频功率放大器噪音抑制电路，特别涉及一种音频功率放大器开
机噪音抑制电路。
背景技术：
在平时最常见的音频放大器的应用中，芯片待机和工作状态转换期间所产生的 "咔嗒声与噼啪声"噪声的频率处于人耳最敏感的音频频率范围内，所以如何消除这些噪声 是IC设计人员一直要重点研究的问题。在早期的音频功率放大器中，为了同时达到单端和 桥式(SE/BTL)工作模式往往采用两个单端输出的功率放大器采用电阻网络的形式实现差 分输出(如图la和lb)，对于这种结构的音频放大器的开机噪音(Pop Noise)的幅度和旁 路(Bypass)电容的上电时间是相互关联的，在设计中往往用较长的上电时间来换取较低 的开关噪音，这就使得芯片启动时间较长。 目前，音频功率放大器通常使用单电源工作，采用交流耦合的输入信号，放大器内 部通常需要电源电压一半的直流偏置。附图la和lb为两种经典的现有技术的功率放大器 结构，对于其中图la中，电路中的偏置是由两个电阻R分压和一个旁路电容Cby得到，电 阻用以得到电源电压一半的电压值，旁路电容Cby用来降低电源纹波对于电路的影响，从 而得到较理想的电源抑制比(PSRR)。芯片从待机状态切换到正常工作状态时，对旁路电容 Cby充电可获得所需的偏置电压；芯片从正常工作状态切换到待机状态时，旁路电容Cby通 过分压电阻放电到地。开关噪音(Pop Noise)通常就发生在对电容充放电的过程中，原因 是两个级联放大器的正端到地的阻抗与输入端Vin经过输入电容Cin到地的阻抗不一致， 这就导致了在电容充放电的过程中放大器正负输入端出现电压差，电压差经过闭环放大器 的放大最终体现在输出上，也就是所谓的Pop Noise。所以如果能够尽量保持放大器两端 输入一致，也就可以减小输出端的Pop Noise。图lb是另一种结构的音频放大器，它的Pop Noise产生原理与图la基本相同。 图2为现有技术的放大器待机和正常工作状态切换时，旁路电容Cby充放电的波 形图及在此过程中所引起的输出噪声。 一般来讲，输出噪声的幅度与对旁路电容Cby电容 充放电速度成正比，电容充放电速度越快，即旁路(Bypass)电位上升和下降的斜率越大， 越容易引起较大的噪声。针对Pop Noise的产生机理，通常采用的是增加Cby电容的充放 电时间，降低旁路电位上升和下降的斜率，使得Cby的充放电波形尽量平滑来实现降低噪 声的目的。这种解决方案对输出噪声的改善有限，并且是要以牺牲芯片启动时间(一般要 lOOms-1 s)为代价，在一些要求快速启动的应用中它们的应用受到限制。
发明内容本发明的目的是提供一种音频功率放大器开机噪音抑制电路，其既可快速启动，
又可抑制开机时产生的开关噪音(Pop Noise)，即具有较低噪声幅度的Pop Noise。 为实现上述目的，本发明的技术方案是一种音频功率放大器开机噪音抑制电路，其特点是，包含全差分放大器、偏置电路模块、第一电路、第二电路、延时开关电路和输出负 载电阻RL。 所述第一电路包括依次相互连接的输入电容Cin、输入电阻Ri、反馈电阻Rf，所述 反馈电阻Rf连接全差分放大器的负极输出端Vo-。 所述第二电路包括依次相互连接的输入电容Cin'、输入电阻Ri'、反馈电阻Rf'， 所述反馈电阻Rf'连接全差分放大器的正极输出端Vo+。 所述延时开关电路包括相互连接的第一延时电路模块和第二延时电路模块，以及
晶体管开关K1、K2、K3和晶体管开关Kl' 、K2' 、K3'。所述第一延时电路模块、第二延时电路
模块是产生晶体管开关Kl、 K2、 K3、 Kl' 、 K2' 、 K3'控制时序关系的逻辑电路。 所述第一延时电路模块与晶体管开关K3和K3'的控制端相连接，并向二者传输控
制信号以控制二者的关闭与打开。所述第一延时电路模块与晶体管开关K1和K1'的控制
端相连接，并向二者传输控制信号以控制二者的关闭与打开。所述第一延时电路模块与第
二延时电路模块相连接，并向其传输控制信号。 所述第二延时电路模块与晶体管开关K2和K2'的控制端相连接，并向二者传输控 制信号以控制二者的关闭与打开。 所述偏置电路模块与全差分放大器的旁路端相连接。 所述输出负载电阻RL的两端分别与全差分放大器的正极输出端Vo+和负极输出 端Vo-相连接。 所述晶体管开关K1、K2、K3分别与第一电路相连接。所述晶体管开关K1的一端与 第一电路的输入电容Cin和输入电阻Ri之间的节点相连接，其另一端与全差分放大器的负 极输出端Vo-相连接。所述晶体管开关K2的一端与全差分放大器的正极输入端Vi+相连 接，其另一端与全差分放大器的负极输出端Vo-相连接。所述晶体管开关K3的一端与第一 电路的输入电阻Ri和反馈电阻Rf之间的节点相连接，其另一端与全差分放大器的正极输 入端Vi+相连接。 所述晶体管开关K1'、 K2'、 K3'分别与第二电路相连接。所述晶体管开关K1'的 一端与第一电路的输入电容Cin'和输入电阻Ri'之间的节点相连接，其另一端与全差分放 大器的正极输出端Vo+相连接。所述晶体管开关K2'的一端与全差分放大器的负极输入端 Vi-相连接，其另一端与全差分放大器的正极输出端Vo+相连接。所述晶体管开关K3'的一 端与第一电路的输入电阻Ri'和反馈电阻Rf'之间的节点相连接，其另一端与全差分放大 器的负极输入端Vi-相连接。 所述第一延时电路模块在收到EN信号后，将其延时tl时间后输出控制信号。所 述第二延时电路模块在接收到第一延时电路模块延迟了 tl时间后的控制信号后，将其再 延时t2时间后输出控制信号。所述第一延时电路模块延时的tl时间为10-30ms。所述第 二延时电路模块延时的t2时间为50ns-100ns。 在初始状态时，所述晶体管开关K1和K1'关闭、晶体管开关K2和K2'关闭、晶体 管开关K3和K3'打开；从外界输入芯片始能信号EN ; 所述偏置电路模块在接收到EN信号后向全差分放大器的旁路端提供偏置电压； 所述全差分放大器模块在接收到EN信号后内部电路由待机状态进入到工作状 态。[0020] 所述第一延时电路模块将接收到的EN信号延时tl时间后，输出控制信号，将所述 晶体管开关K1和Kl'打开，并将所述晶体管开关K3和K3'关闭，同时控制所述第二延时电 路模块进入延迟工作状态，此时晶体管开关K2和K2'保持关闭状态； 所述第二延时电路模块将接收到的第一延时电路控制信号延时t2时间后，输出 控制信号，将所述晶体管开关K2和K2'打开，此时所述晶体管开关Kl和Kl'保持打开状态， 所述晶体管开关K3和K3'保持关闭状态。 所述晶体管开关K1和Kl'的导通电阻小于晶体管K2、 K2'、 K3、 K3'的导通电阻。 所述晶体管开关Kl和Kl'的晶体管沟道宽度W与晶体管沟道长度L的比的比值为晶体管 开关K2、K2'、K3、K3'的晶体管沟道宽度W与晶体管沟道长度L的比的比值IO倍以上。 所述第一延时电路模块进一步包括反相器、振荡器、计数器、反相器和RS触发器。 所述反相器的输入端接收EN信号，其输出端与振荡器的CLR端口相连接，振荡器 的Clock端口与计数器的Clock端口相连接、计数器的D端口禾P Q端口相连后，与反相器的 输入端相连接，反相器的输出端与RS触发器的R端口相连接。
所述反相器的输出端及所述计数器的CLR端口与RS触发器的S端口相连接。 所述RS触发器的Q端口与晶体管开关K3和K3'相连接，并向二者传输控制信号，
其Q端口与第二延时电路模块、晶体管开关K1和K1'相连接，并向三者传输控制信号。 所述第二延时电路模块进一步包括反相器、电容以及施密特触发器。 所述反相器的输入端与所述第一延时电路模块相连接，其从第一延时电路模块处
接收控制信号。 所述反相器的输出端与电容的一端、施密特触发器的输入端相连接。 所述施密特触发器的输出端与晶体管开关K2和K2'相连接，并向二者传输控制信号。 所述偏置电路模块包括由依次相互连接的晶体管开关Kbl和2个分压电阻Rd组 成的第一分压电路、由依次相互连接的晶体管开关Kb2、电流源和电阻Rl组成的充电通路、 由依次相互连接的晶体管开关Kb3和电阻R2组成的放电通路、由依次相互连接的晶体管开 关Kb4和2个分压电阻Rd组成的第二分压电路、电容Cby和比较器。 所述第一分压电路的2个分压电阻Rd中间的节点与电阻R1未与电流源相连的一 端、电阻R2未与晶体管开关Kb3相连的一端、电容Cby未接地的一端以及比较器的正极输 入端相连接，并进一步与所述全差分放大器的旁路端相连接。
具体实施方式
所述第二分压电路的2个分压电阻Rd中间的节点与比较器的负极输入端相连接。 所述晶体管开关Kbl和Kb4的控制端以及比较器接收所述EN信号，所述晶体管开 关Kb3的控制端接收所述EN反相信号，所述晶体管开关Kb2的控制端与所述比较器的输出 端相连接。 本发明公开了一种音频功率放大器开机噪音抑制电路，其利用晶体管开关K1、 K1'、K2、K2'、K3、K3'在不同时序下打开关闭状态的不同，形成不同的电路连接方式及结构， 从而有效抑制音频放大器待机和工作状态切换过程中因各种情况产生的噪音，故其与现有 技术相比，具有良好的技术效果和优势。具体过程如下在芯片使能信号有效后的tl时间内，利用晶体管开关K1、K1'、K2、K2'的关闭，K3、K3'的打开，断开全差分放大器Ul输入 Vi+、 Vi-与输入电阻Ri、 Ri'和输入电容Cin、 Cin'的连接，从进而隔绝了电容Cin、 Cin' 不同充电速度对于放大器输入的影响，确保了正负端输入一致，从而有效抑制输出端的Pop Noise ;同时该电路采用具有较小导通电阻的晶体管开关K1、 Kl'，减小了在tl时间内输出 端￥0+^0-跟随Bypass端一起上电过程中通过晶体管开关K1、K1'耦合至全差分放大器输 出端的电压差；在tl时间后全差分放大器内部及外部电路各节点的静态偏置电压均已建 立且稳定，此时将晶体管开关K1、K1'打开，K3、K3'关闭，再经过一个较短的延迟后将晶体 管开关K2、K2'打开，留给尺寸较大的晶体管开关K1、K1' 一个电荷泄放通路，使得晶体管沟 道电荷快速的被较强的输出级吸收，从而抑制了输出噪声。 以下，将通过具体的实施例做进一步的说明，然而实施例仅是本发明可选实施方 式的举例，其所公开的特征仅用于说明及阐述本发明的技术方案，并不用于限定本发明的
保护范围。 图la为一种现有技术的音频功率放大器的电路结构框图。 图lb为一种现有技术的音频功率放大器的电路结构框图。 图2为现有技术的音频功率放大器的输出噪声波形图。 图3是本发明的音频功率放大器开机噪音抑制电路的电路框图。 图4是图3中各晶体管开关控制逻辑信号及全差分放大器Ul旁路端(3)电压上
电时序关系图。 图5是图3中第一延时电路模块U2的电路原理框图。 图6是图3中第二延时电路模块U3的电路原理框图。 图7是图3中偏置电路模块U4的电路原理框图。 参见图3 7，进一步详述本发明音频功率放大器开机噪音抑制电路结构和工作 原理。 图3为本发明的一种音频功率放大器开机噪音抑制电路的电路原理框图，该电路 不仅具有快速启动时间，而且可以有效抑制Pop Noise。如图3所示，本发明的音频功率放 大器开关噪音抑制电路采用的是全差分功率放大器，为取可能造成的Pop Noise最恶劣的 情形，采用单端输入的情形(正端接输入，负端交流接地)。其中U1为全差分放大器，放大 器通过输入电阻Ri ，反馈电阻Rf连接成闭环形式，放大器旁路端为其提供偏置电平。芯片 始能信号EN (Enable)是输入信号， 一般由芯片应用系统内的逻辑电路产生，在电源建立后 EN信号将决定控制芯片进入待机状态还是工作状态，当EN信号有效时(信号为低表示芯片 工作)偏置电路U4和放大器U1同时开始工作，旁路端电位由O上升至稳定值(通常为电 源电压的一半)，Pop Noise往往发生在这个时刻。为抑制Pop Noise，本发明公开了具有 以下电路结构的一种音频功率放大器开机噪音抑制电路。 如图3所示，本发明的音频功率放大器开机噪音抑制电路，包含全差分放大器U1、
偏置电路模块U4、第一电路、第二电路、延时开关电路和输出负载电阻RL。 所述第一电路包括依次相互连接的输入电容Cin、输入电阻Ri、反馈电阻Rf，所述
反馈电阻Rf连接全差分放大器Ul的负极输出端Vo-; 所述第二电路包括依次相互连接的输入电容Cin'、输入电阻Ri'、反馈电阻Rf'， 所述反馈电阻Rf'连接全差分放大器Ul的正极输出端Vo+ ;[0052] 所述延时开关电路包括相互连接的第一延时电路模块U2和第二延时电路模块 U3，以及晶体管开关K1、K2、K3和晶体管开关K1'、K2'、K3'。所述第一延时电路模块U2、第 二延时电路模块U3是产生晶体管开关Kl、 K2、 K3、 Kl' 、 K2' 、 K3'的控制时序关系的逻辑电 路。 所述第一延时电路模块U2与晶体管开关K3和K3'的控制端相连接，并向二者传 输控制信号以控制二者的关闭与打开。所述第一延时电路模块U2与晶体管开关K1和K1' 的控制端相连接，并向二者传输控制信号以控制二者的关闭与打开。所述第一延时电路模 块U2与第二延时电路模块U3相连接，并向其传输控制信号。 所述第二延时电路模块U3与晶体管开关K2和K2'的控制端相连接，并向二者传 输控制信号以控制二者的关闭与打开。 所述偏置电路模块U4与全差分放大器Ul的旁路端(3)相连接。 所述输出负载电阻RL的两端分别与全差分放大器U1的正极输出端Vo+和负极输
出端Vo-相连接。 所述晶体管开关K1、K2、K3分别与第一电路相连接，所述晶体管开关K1'、K2'、K3' 分别与第二电路相连接，其中 所述晶体管开关K1的一端与第一电路的输入电容Cin和输入电阻Ri之间的节点 1相连接，其另一端与全差分放大器U1的负极输出端Vo-相连接。所述晶体管开关K2的一 端与全差分放大器U1的正极输入端Vi+相连接，其另一端与全差分放大器Ul的负极输出 端Vo-相连接。所述晶体管开关K3的一端与第一电路的输入电阻Ri和反馈电阻Rf之间 的节点2相连接，其另一端与全差分放大器Ul的正极输入端Vi+相连接。 所述晶体管开关K1'的一端与第一电路的输入电容Cin'和输入电阻Ri'之间的 节点1'相连接，其另一端与全差分放大器U1的正极输出端Vo+相连接。所述晶体管开关 K2'的一端与全差分放大器U1的负极输入端Vi-相连接，其另一端与全差分放大器Ul的正 极输出端Vo+相连接。所述晶体管开关K3'的一端与第一电路的输入电阻Ri'和反馈电阻 Rf'之间的节点2'相连接，其另一端与全差分放大器U1的负极输入端Vi-相连接。 所述第一延时电路模块U2在收到EN信号后，将其延时tl时间后输出控制信号。 所述第二延时电路模块U3在接收到第一延时电路模块U2延迟了 tl时间后的控制信号后， 将其再延时t2时间后输出控制信号。 在如图3所示的电路中设置的晶体管开关K1、K1'、K2、K2'、K3、K3'以及产生其控 制信号逻辑关系的第一延时电路模块Ul和第二延时电路模块U2之间的逻辑关系如图4所 示。晶体管开关K1、K1'的控制信号(信号为高表示开关关闭)在EN信号有效后，让K1、 Kl'保持关闭tl段时间再打开，晶体管开关K3、K3'与K1、K1'控制信号相位相反，开关K3、 K3'此时立即由关闭转为打开状态，开关K2、K2'在K1、K1'打开后再延迟t2时间打开，为 全差分放大器提供偏置电压的偏置电路U4在EN信号有效后，经过t3时间使得旁路端(3) 上升至稳定值。即，如图3所示的音频功率放大器开机噪音抑制电路中的各晶体管开关及 偏置电路按照以下方式工作 1、在初始状态时，所述晶体管开关K1和K1'关闭、晶体管开关K2和K2'关闭、晶
体管开关K3和K3'打开； 2、从外界输入芯片始能信号EN ;
8[0064] 3、所述偏置电路模块U4在收到EN信号后向全差分放大器U1的旁路端(3)提供 偏置电压； 4、所述全差分放大器模块Ul在接收到EN信号后内部电路由待机状态进入到工作 状态； 5、所述第一延时电路模块U2将接收到的EN信号延时tl时间后，输出控制信号，
将所述晶体管开关Kl和Kl'打开，并将所述晶体管开关K3和K3'关闭，同时控制所述第二
延时电路模块U3进入延迟工作状态，此时晶体管开关K2和K2'保持关闭状态； 6、所述第二延时电路模块U3将接收到的第一延时电路U2控制信号延时t2时间
后，输出控制信号，将所述晶体管开关K2和K2'打开，此时所述晶体管开关K1和K1'保持
打开状态，所述晶体管开关K3和K3'保持关闭状态。 参照图3和图4，进一步描述其具体工作过程。 当EN有效(由高电平变为低电平)时，放大器的旁路端偏置电压建立，此时三组 晶体管开关的状态为K1、K1'和K2、K2'保持关闭状态，K3、K3'保持打开状态，由于全差分 放大器U1已正常工作，其较强的输出级将使输出Vo+、 Vo-跟随旁路端一起上电至偏置电 平。 输出经过关闭的K2、K2'反馈回到全差分放大器U1输入端，由于此时的K3、K3'打 开，断开了全差分放大器U1输入与输入电阻Ri、Ri'和输入电容Cin、Cin'的连接，既能保 证放大器正负端电压在tl时间内上升至稳定偏置电平，又能隔绝电容Cin、 Cin'不同充电 速度对于放大器输入的影响，确保了正负端输入一致，有效抑制了输出端的PopNoise。 同时，在输出Vo+、Vo-跟随旁路端一起上电至偏置电平的过程中，输出级经过Kl、
Ki'反馈回节点1、r，也能保证节点i、r在tl时间内跟随旁路端上升至稳定偏置电平，但
是由于节点i、r的对地阻抗不一致，在上电过程中并不能完全保持一致，这个差别也会耦
合至输出端产生Pop Noise，所以晶体管开关Kl、Kl' 一般选用尺寸较大具有较小导通电阻
的晶体管开关，这有利于减小上电过程中节点i、r的电压差，抑制输出端噪声。 在tl时刻结束时，放大器内部各点及图3中各节点的静态偏置电压均已建立，此 时K1、K1'打开，K3、K3'关闭，由于各点均已处在稳定的偏置电平下，放大器正负端没有电 压差，输出Pop Noise得到抑制。 此时如果马上将晶体管开关K2、K2'打开，由于晶体管开关K1、K1'尺寸较大，当其
由关闭变为打开状态时，晶体管沟道电荷由于没有其它泄放通路，必然会在节点i和r引
起电压差，电压差经过放大器放大，在输出端产生Pop Noise，所以在晶体管开关Kl、Kl'打 开后保持晶体管开关K2、K2'关闭t2时间后再打开，K1、K1'的晶体管沟道电荷就可快速的 通过节点1(1' ) — Ri(Ri' ) — K3(K3' ) — K2(K2')这条通路被较强的输出级吸收，抑制 了输出噪声(图3中虚线箭头所示)。 在一个优选实施例中，所述第一延时电路模块U2延时的tl时间为10-30ms。所述 第二延时电路模块U3延时的t2时间为50ns-100ns。 在一个优选实施例中，所述晶体管开关Kl和Kl'的晶体管沟道宽度W与晶体管沟 道长度L的比的比值为晶体管开关K2、 K2'、 K3、 K3'的晶体管沟道宽度W与晶体管沟道长 度L的比的比值10倍以上。 其中，所述第一延时电路模块U2可以任选任何本领域现有的具有延时功能的电路模块，在一个优选实施例中，所述第一延时电路模块U2具有如图5所示的电路结构。 所述第一延时电路模块U2进一步包括反相器21、振荡器22、计数器23、反相器24 和RS触发器25。 所述反相器21的输入端接收EN信号，其输出端与振荡器22的CLR端口相连接， 振荡器22的Clock端口与计数器23的Clock端口相连接、计数器23的D端口和Q端口相 连后，与反相器24的输入端相连接，反相器24的输出端与RS触发器25的R端口相连接。 所述反相器21的输出端及所述计数器23的CLR端口与RS触发器25的S端口相连接。所 述RS触发器25的Q端口与晶体管开关K3和K3'相连接，并向二者传输控制信号，其^端 口与第二延时电路模块U3、晶体管开关K1和K1'相连接，并向三者传输控制信号。 EN信号在启动全差分放大器U1和偏置电路U4的同时也启动这个模块。EN信号 有效时，振荡器22开始工作，产生的时钟信号进入计数器23进行计数，经过所需要的tl时 间(通常需要10-30ms)后输出Q端翻转，该输出信号被RS触发器25锁存，RS触发器输出 端得到所需要的晶体管开关K1、K1'、K3、K3'及第二延时电路模块U3的输入信号的控制信 号。 其中，所述第二延时电路模块U3可以任选任何本领域现有的具有延时功能的电 路模块，在一个优选实施例中，所述第二延时电路模块U3具有如图6所示的电路结构。 所述第二延时电路模块U3进一步包括反相器31、电容C1以及施密特触发器 (SchmittTrigger)32。 所述反相器31的输入端与所述第一延时电路模块U2相连接，其从第一延时电路 模块U2处接收控制信号。所述反相器31的输出端与电容C1的一端、施密特触发器32的 输入端相连接。所述施密特触发器32的输出端与晶体管开关K2和K2'相连接，并向二者 传输控制信号。 由于所需要的时间t2很短(通常只需要50ns-100ns)，故采用如图6所示的可以 产生较短时间的延迟电路。在晶体管开关K1、K1'控制信号翻转后，经过一个反相器31，由 于反相器31输出端输出电容C1的存在，使得反相器31的输出上升沿变缓，变缓后的上升 沿经过双稳态的施密特触发器32，就可得到延迟t2时间的晶体管开关K2和K2'的控制信 号。 其中，所述偏置电路模块U4可以任选任何本领域现有的偏置电路模块，在一个优 选实施例中，所述偏置电路模块U4具有如图7所示的电路结构。 所述偏置电路模块U4包括由依次相互连接的晶体管开关Kbl和2个分压电阻Rd
组成的第一分压电路、由依次相互连接的晶体管开关Kb2、电流源42和电阻Rl组成的充电
通路、由依次相互连接的晶体管开关Kb3和电阻R2组成的放电通路、由依次相互连接的晶
体管开关Kb4和2个分压电阻Rd组成的第二分压电路、电容Cby和比较器41。 所述第一分压电路的2个分压电阻Rd中间的节点4与电阻Rl未与电流源42相
连的一端、电阻R2未与晶体管开关Kb3相连的一端、电容Cby未接地的一端以及比较器41
的正极输入端相连接，并进一步与所述全差分放大器U1的旁路端(3)相连接。所述第二分
压电路的2个分压电阻Rd中间的节点5与比较器41的负极输入端相连接。 所述晶体管开关Kbl和Kb4的控制端以及比较器41接收所述EN信号，所述晶体
管开关Kb3的控制端接收所述EN反相信号，所述晶体管开关Kb2的控制端与所述比较器41的输出端相连接。 如图7所示，其中Cby为旁路电容，它的存在可以使系统得到较好的电源抑制比和 总谐波失真(THD) 。 EN有效后，Kbl、Kb4关闭，由于Cby的存在会使比较器在Bypass端没有 上升到稳定电平前负端的电压大于正端电压，比较器输出使开关Kb2关闭，此时对电容Cby 开始充电。对Cby充电可以选择较大的充电电流，一般在小于lms时，Cby即可充电至稳定 的偏置电平。当旁路端稳定后，比较器可以通过一个预留的很小的失调翻转，使得开关Kb2 打开，充电过程完毕。EN关闭时，开关Kbl、 Kb2和Kb4打开，开关Kb3关闭，电容Cby的电 荷通过放电通路R2和开关Kb3流入地。 上述内容为本发明的具体实施例的例举，对于其中未详尽描述的设备和结构，应 当理解为采取本领域已有的通用设备及通用方法来予以实施。
权利要求一种音频功率放大器开机噪音抑制电路，其特征在于，包含全差分放大器(U1)、偏置电路模块(U4)、第一电路、第二电路、延时开关电路和输出负载电阻RL；所述第一电路包括依次相互连接的输入电容Cin、输入电阻Ri、反馈电阻Rf，所述反馈电阻Rf连接全差分放大器(U1)的负极输出端Vo-；所述第二电路包括依次相互连接的输入电容Cin’、输入电阻Ri’、反馈电阻Rf’，所述反馈电阻Rf’连接全差分放大器(U1)的正极输出端Vo+；所述延时开关电路包括相互连接的第一延时电路模块(U2)和第二延时电路模块(U3)，以及晶体管开关K1、K2、K3和晶体管开关K1’、K2’、K3’；所述第一延时电路模块(U2)、第二延时电路模块(U3)是产生晶体管开关K1、K2、K3、K1’、K2’、K3’的控制时序关系的逻辑电路；所述第一延时电路模块(U2)与晶体管开关K3和K3’的控制端相连接，并向二者传输控制信号以控制二者的关闭与打开；所述第一延时电路模块(U2)与晶体管开关K1和K1’的控制端相连接，并向二者传输控制信号以控制二者的关闭与打开；所述第一延时电路模块(U2)与第二延时电路模块(U3)相连接，并向其传输控制信号；所述第二延时电路模块(U3)与晶体管开关K2和K2’的控制端相连接，并向二者传输控制信号以控制二者的关闭与打开；所述晶体管开关K1、K2、K3分别与第一电路相连接，所述晶体管开关K1’、K2’、K3’分别与第二电路相连接；所述偏置电路模块(U4)与全差分放大器(U1)的旁路端(3)相连接；所述输出负载电阻RL的两端分别与全差分放大器(U1)的正极输出端Vo+和负极输出端Vo-相连接。
2. 如权利要求1所述的一种音频功率放大器开机噪音抑制电路，其特征在于，所述晶 体管开关K1的一端与第一电路的输入电容Cin和输入电阻Ri之间的节点(1)相连接，其 另一端与全差分放大器(Ul)的负极输出端Vo-相连接；所述晶体管开关K2的一端与全差分放大器(Ul)的正极输入端Vi+相连接，其另一端 与全差分放大器(Ul)的负极输出端Vo-相连接；所述晶体管开关K3的一端与第一电路的输入电阻Ri和反馈电阻Rf之间的节点(2) 相连接，其另一端与全差分放大器(Ul)的正极输入端Vi+相连接。
3. 如权利要求1所述的一种音频功率放大器开机噪音抑制电路，其特征在于，所述晶 体管开关K1'的一端与第一电路的输入电容Cin'和输入电阻Ri'之间的节点(l')相连 接，其另一端与全差分放大器(Ul)的正极输出端Vo+相连接；所述晶体管开关K2'的一端与全差分放大器(Ul)的负极输入端Vi-相连接，其另一端 与全差分放大器(Ul)的正极输出端Vo+相连接；所述晶体管开关K3'的一端与第一电路的输入电阻Ri'和反馈电阻Rf'之间的节点 (2')相连接，其另一端与全差分放大器(Ul)的负极输入端Vi-相连接。
4. 如权利要求1所述的一种音频功率放大器开机噪音抑制电路，其特征在于，所述第 一延时电路模块(U2)延时的tl时间为10-30ms ;所述第二延时电路模块(U3)延时的t2时间为50ns-100ns。
5. 如权利要求1所述的一种音频功率放大器开机噪音抑制电路，其特征在于，所述晶 体管开关K1和K1'的导通电阻小于晶体管K2、K2'、K3、K3'的导通电阻。
6. 如权利要求5所述的一种音频功率放大器开机噪音抑制电路，其特征在于，晶体管 开关Kl和Kl'的晶体管沟道宽度W与晶体管沟道长度L的比的比值为晶体管开关K2、K2'、 K3、 K3'的晶体管沟道宽度W与晶体管沟道长度L的比的比值10倍以上。
7. 如权利要求1所述的一种音频功率放大器开机噪音抑制电路，其特征在于，所述第 一延时电路模块(U2)进一步包括反相器(21)、振荡器(22)、计数器(23)、反相器(24)和 RS触发器(25);所述反相器(21)的输入端接收EN信号，其输出端与振荡器(22)的CLR端口相连接， 振荡器(22)的Clock端口与计数器(23)的Clock端口相连接、计数器(23)的D端口和Q 端口相连后，与反相器(24)的输入端相连接，反相器(24)的输出端与RS触发器(25)的R 端口相连接；所述反相器(21)的输出端及所述计数器(23)的CLR端口与RS触发器(25)的S端口 相连接；所述RS触发器(25)的Q端口与晶体管开关K3和K3'相连接，并向二者传输控制信号， 其Q端口与第二延时电路模块(U3)、晶体管开关Kl和Kl'相连接，并向三者传输控制信号。
8. 如权利要求1所述的一种音频功率放大器开机噪音抑制电路，其特征在于，所述第 二延时电路模块(U3)进一步包括反相器(31)、电容(Cl)以及施密特触发器(32);所述反 相器(31)的输入端与所述第一延时电路模块(U2)相连接，其从第一延时电路模块(U2)处 接收控制信号；所述反相器(31)的输出端与电容(Cl)的一端、施密特触发器(32)的输入端相连接； 所述施密特触发器(32)的输出端与晶体管开关K2和K2'相连接，并向二者传输控制信号。
9. 如权利要求1所述的一种音频功率放大器开机噪音抑制电路，其特征在于，所述偏 置电路模块(U4)包括由依次相互连接的晶体管开关Kbl和2个分压电阻Rd组成的第一分 压电路、由依次相互连接的晶体管开关Kb2、电流源(42)和电阻R1组成的充电通路、由依次 相互连接的晶体管开关Kb3和电阻R2组成的放电通路、由依次相互连接的晶体管开关Kb4 和2个分压电阻Rd组成的第二分压电路、电容Cby和比较器(41);所述第一分压电路的2个分压电阻Rd中间的节点(4)与电阻R1未与电流源(42)相连 的一端、电阻R2未与晶体管开关Kb3相连的一端、电容Cby未接地的一端以及比较器(41) 的正极输入端相连接，并进一步与所述全差分放大器(Ul)的旁路端(3)相连接；所述第二分压电路的2个分压电阻Rd中间的节点(5)与比较器(41)的负极输入端相 连接；所述晶体管开关Kbl和Kb4的控制端以及比较器(41)接收所述EN信号，所述晶体管 开关Kb3的控制端接收所述EN反相信号，所述晶体管开关Kb2的控制端与所述比较器(41) 的输出端相连接。
专利摘要本实用新型公开了一种音频功率放大器开机噪音抑制电路，包含全差分放大器、偏置电路模块、第一电路、第二电路、延时开关电路和输出负载电阻RL。第一电路和第二电路分别包括依次相连接的输入电容Cin、输入电阻Ri、反馈电阻Rf和依次相连接的输入电容Cin’、输入电阻Ri’、反馈电阻Rf’；所述反馈电阻Rf连接全差分放大器的负极输出端Vo-；所述反馈电阻Rf’连接全差分放大器的正极输出端Vo+。延时开关电路包括晶体管开关K1、K2、K3和晶体管开关K1’、K2’、K3’，及与上述各控制端相连接并产生控制时序关系的相互连接的第一延时电路模块和第二延时电路模块。偏置电路模块与全差分放大器的旁路端相连接。本实用新型的音频功率放大器开机噪音抑制电路能有效抑制开机噪音。
文档编号H03F3/45GK201533290SQ20092016139
公开日2010年7月21日 申请日期2009年7月21日 优先权日2009年7月21日
发明者俞惠, 周松明, 张炜 申请人:Bcd半导体制造有限公司