专利名称：运算放大器的制作方法
技术领域：
本发明涉及一种运算放大器，具体涉及一种应用在液晶显示器中的IXD(液晶显 示器)源驱动器的驱动电路的运算放大器。
背景技术：
有源矩阵型液晶显示器包括分别沿行方向和列方向的扫描线和数据线，并且像素 被布置在扫描线与数据线的交叉点的矩阵中。在每个像素中布置有(由薄膜晶体管等形成 的)有源元件。有源元件的栅电极连接至扫描线，而漏电极连接至数据线。此外，作为电容 性负载的等同物的液晶电容器的一个端子连接至有源元件的源电极，而液晶电容器的另一 端子连接至公共电极线。扫描线驱动电路和数据线驱动电路分别连接至扫描线和数据线。在液晶显示器中，通过扫描线驱动电路从顶部到底部对扫描线进行串联扫描，以 便通过布置在各像素中的有源元件将来自数据线驱动电路的电压施加到液晶电容器上。在 液晶显示器中，根据施加到液晶电容器的电压来改变液晶分子的排列，由此改变透光率。在已知的液晶显示器中，每隔预定的周期使通过有源元件从数据线施加到液晶电 容器的电压(以下称为像素电压)的极性反相。总之，以交替的方式来驱动像素，并且这是 因为在将某一电压施加到液晶电容器上时，随着时间流逝的同时使物理特性会发生退化。 目前，极性表示基于液晶的公共电极线的电压(Vcom)的像素电压的正或负。例如，已知点 反相驱动法和双线点反相驱动法(two-line-dot inversion drivemethod)来作为驱动像 素的方法。点反相驱动法是每扫描一根扫描线时使像素电压的极性反相的方法，而双线点 反相驱动法是每扫描两根扫描线时使像素电压的极性反相的方法。最近，大液晶显示器的趋势造成液晶面板的分辨率和显示尺寸的增加。液晶面板 的分辨率和显示尺寸的提高造成数据线的数量和数据线待驱动的长度增加，以及连接至一 根数据线的像素的数量增加。这导致由LCD源驱动器驱动的面板的负载提高。在LCD源驱 动器的输出缓冲器的特征参数当中，压摆率是用于判断图像质量的视觉失效(failure)的 重要特征参数。简而言之，负载电容的提高导致LCD源驱动器输出的压摆率的退化。为了 防止这种情形，需要增强输出缓冲器的压摆率的特性，以便驱动较高的负载。图8是示出在日本未经审查的专利申请公开No. 61-35004中公布的运算放大器的 结构的电路图。该运算放大器是包括被进行推挽驱动的AB类输出级的典型放大器。该电 路包括差分放大器1 ；P沟道MOS晶体管2、3 ；N沟道MOS晶体管4、5 ；恒压电源6、7 ；和恒流 电源8、9。以电压跟随器方式来连接输出端VOUTl和差分放大器1的负相输入。差分放大器 1的输出AOUTl放大输入端SINl，并被连接至P沟道MOS晶体管2的漏极、N沟道MOS晶体管4的源极、N沟道MOS晶体管5的栅极、和恒流电源9。恒流电源9的另一端子连接至负电压电源VSS。N沟道MOS晶体管5的源极连接 至负电压电源VSS，并且漏极连接至输出端V0UT1、P沟道MOS晶体管3的漏极、和差分放大 器1的负相输入。P沟道MOS晶体管3包括源极，其连接至正电源电压VDD ；栅极，其连接 至恒流电源8、P沟道MOS晶体管2的源极、和N沟道MOS晶体管4的漏极；以及漏极，其连 接至输出端V0UT1、N沟道MOS晶体管5的漏极、和差分放大器1的负相输入。恒流电源8的另一端子连接至正电压电源VDD。P沟道MOS晶体管2的栅极通过恒 压电源6连接至正电压电源VDD，并且被偏压成比正电压电源VDD低某一电压。N沟道MOS 晶体管4的栅极通过恒压电源7连接至负电压电源VSS，并且被偏压成比负电压电源VSS高 某一电压。接下来，将描述图8所示的电路的操作。在图8中，输出级中的输出端VOUTl响应 差分放大器1的输入Sim。串联连接的P沟道MOS晶体管3和N沟道MOS晶体管5都流动 相同的零输入电流(I1 = I2)。恒流电源8使I3从正电压电源VDD流动至P沟道MOS晶体管3的栅极连接至的 节点。I3分成两部分I4和15，并且I4和I5中的每一个分别流动至P沟道MOS晶体管2和N 沟道MOS晶体管4。P沟道MOS晶体管2和N沟道MOS晶体管4是连接在P沟道MOS晶体 管3的栅极与N沟道MOS晶体管5的栅极之间的互补晶体管。恒流电源9使I6 WN沟道MOS晶体管5的栅极连接至的节点流动至负电压电源 VSS0差分放大器1解调作为I6的一部分的在恒流电源9中流动的电流17(16 = I4+I5+I7)。包括恒流电源8、9的偏压结构对作为共栅单位增益电平偏移器的P沟道MOS晶体 管2和N沟道MOS晶体管4进行操作。在由差分放大器1调制I7时，N沟道MOS晶体管5的栅极电位改变，该栅极电位的 变化改变12。简而言之，由于I7增大，所以N沟道MOS晶体管5的栅极电位上升。此时，由 于I6为常数，所以I5减小。这样提高P沟道MOS晶体管3的栅极的电位，该栅极电位的升 高导致了 I1的减小，结果输出端VOUTl的电流被减弱。由于N沟道MOS晶体管4的漏极连 接至P沟道MOS晶体管2的源极，所以共栅连接产生从N沟道MOS晶体管5的栅极到P沟 道MOS晶体管3的栅极的单位增益。同时，I5随差分放大器1减小I7而增大。因此，降低了 N沟道MOS晶体管5的栅 极电位，该栅极电位的降低减小了 12。N沟道MOS晶体管4的操作降低P沟道MOS晶体管3 的栅极电位，该栅极电位的降低增大I1，结果输出端VOUTl供应电流。如上所述，P沟道MOS 晶体管3和N沟道MOS晶体管5被推挽驱动。接下来，在图9中示出了差分放大器的一个示例。该差分放大器包括形成差分对 的P沟道MOS晶体管10、11 ；形成电流镜电路的N沟道MOS晶体管12、13 ；和用作恒流电源 的P沟道MOS晶体管14。P沟道MOS晶体管10、11的栅极分别连接至反相输入端Vin (-)、 和非反相输入端Vin (+)。反相输入端Vin(-)是图8所示的差分放大器1的负相输入，并且 以电压跟随器的方式连接至输出端VOUTl。用作恒流电源的P沟道MOS晶体管14具有连接至正电压电源VDD的源极、连接至P沟道MOS晶体管10、11的源极的漏极、和连接至偏压电 源BPl以使恒定漏极电流I8流动的栅极。N沟道MOS晶体管12具有连接至负电压电源VSS的源极、以及连接至P沟道MOS晶体管10的漏极的栅极和漏极。N沟道MOS晶体管13具有连接至负电压电源VSS的源极、 连接至N沟道MOS晶体管12的栅极的栅极、和连接至P沟道MOS晶体管11的漏极的漏极。 连接P沟道MOS晶体管11和N沟道MOS晶体管13的漏极的节点是差分放大器的输出端 A0UT1。输出端AOUTl是差分放大器1的输出，并连接至图8所示的放大器的N沟道MOS晶 体管5的栅极。接下来，将描述图9所示的差分放大器的操作。在图9所示的差分放大器中，在 形成差分对的P沟道MOS晶体管10、11中接收施加到反相输入端Vin (-)和非反相输入端 Vin(+)的差分输入信号。差分对的输出出现在P沟道MOS晶体管10、11的漏极中。该差分 信号被输入到用作有源负载的电流镜电路的N沟道MOS晶体管12、13中。N沟道MOS晶体 管12、13将差分输出信号转化为单端信号。转化成单端信号的信号是放大器的输出信号， 并且从输出端AOUTl输出。
发明内容
图10示出将图8所示的运算放大器与图9所示的差分放大器结合的电路图。此 时，在P沟道MOS晶体管14的栅极与漏极之间存在寄生电容器15。图11示出当升高和降低输出端VOUTl的电压时的波形。当提高输出端VOUTl的电压时，大大地提高了反相输入端Vin(-)和非反相输入端 Vin(+)的电位，因此提高节点1的电位。由于提高了节点1的电位，所以通过寄生电容器 15也提高了 P沟道MOS晶体管14的栅极(节点BPl)的电位。由于临时提高了 P沟道MOS 晶体管14的栅极的电位，所以减小了 P沟道MOS晶体管14的栅极与源极之间的电位差，减 小了偏压电流I8，并降低了压摆率。 总之，如图11所示，当提高输出端VOUTl时，提高了 P沟道MOS晶体管14的栅极 (节点BPl)的电位，因此减小了 VOUTl的压摆率。另一方面，当输出端VOUTl的电压降低时，反相输入端Vin(-)和非反相输入端 Vin(+)的电位降低，因此降低了节点1的电位。由于节点1的电位降低，所以通过寄生电 容器15也降低了 P沟道MOS晶体管14的栅极的电位。由于临时降低了 P沟道MOS晶体管 14的栅极的电位，所以增大了 P沟道MOS晶体管14的栅极与源极之间的电位差，增大了偏 压电流I8，偏压电流I8的增大增强了压摆率。总之，在图10所示的电路中，尽管在降低输出时提高了压摆率，但在上升操作中 减小了偏压电流，这样由于寄生电容器15的影响所以减小了压摆率。例如，在液晶显示器中，IXD源驱动器的输出上升时的压摆率与下降操作中的压摆 率不同，并且这可导致诸如垂直线或BLOCK DIM(块模糊)的显示故障。尽管已对由P沟道MOS晶体管形成的差分放大器情形作出了说明，但在由于相同 的原理，由N沟道MOS晶体管形成的差分放大器中，在输出降低时压摆率被降低。本发明的实施例的第一示例性方面是一种运算放大器，其包括差分放大器输入 级，其向差分对供应操作电流，差分放大器输入级包括具有第一极性的第一晶体管；推挽放 大器输出级，其包括具有第一极性的第二晶体管、和具有第二极性的第三晶体管，第二晶体 管与第三晶体管被串联连接；和电容元件，其连接第一晶体管的栅极与第二晶体管的栅极。通过采用这样的构造，通过第二晶体管的电压波动能抑制由于寄生电容所引起的第一晶体管的电压波动，由此能增强输出信号的压摆率。本发明的实施例的第二示例性方面是一种运算放大器，其包括差分放大器输入 级，其向差分对供应操作电流，差分放大器输入级包括具有第一晶体管；推挽放大器输出 级，其包括串联连接的第二晶体管和第三晶体管，第二晶体管与第三晶体管具有不同的极 性；和电容元件，其使第一晶体管的栅极与第二晶体管和第三晶体管中任何一个的栅极连 接。将与输入到差分放大器输入级的输入信号的电位反相改变的电位供应至电容元件的端 子上，该电容元件的端子连接至第二晶体管与第三晶体管中任何一个的栅极。根据本发明，能够增强从运算放大器输出的输出信号的压摆率。
结合附图，从以下某些示例性实施例的描述中，以上及其它示例性方面、优点和特 征将变得更加明显，其中图1是示出根据第一示例性实施例的运算放大器的电路图；图2是示出根据第一示例性实施例的运算放大器的输出波形的时序图； 图3是示出根据第二示例性实施例的运算放大器的电路图；图4是示出根据第二示例性实施例的运算放大器的输出波形的时序图；图5是示出根据本发明的运算放大器的输出级晶体管的栅极与偏压布线的布局 示例的示意图；图6是示出根据本发明的运算放大器的与输出级晶体管的栅极连接的节点与偏 压布线的布局示例的示意图；图7是示出根据本发明的运算放大器的与输出级晶体管的栅极连接的节点与偏 压布线的布局示例的示意图；图8是示出在日本未经审查的专利申请公开No. 61-35004中公布的运算放大器的 结构的电路图；图9是示出根据现有技术的差分放大器的构造示例的电路图；图10是对由本发明解决的问题进行描述的电路图；以及图11是示出图10所示的运算放大器中的输出波形的时序图。
具体实施例方式[第一示例性实施例]以下，将参考附图描述本发明的示例性实施例。图1是根据本发明第一示例性实施例的运算放大器的电路图。图1所示的电路由 差分放大器输入级101和推挽放大器输出级102构成。差分放大器输入级101由形成差分对的P沟道MOS晶体管10、11 ；形成电流镜电 路的N沟道MOS晶体管12、13 ；和用作恒流电源的P沟道MOS晶体管14 (第一晶体管)构 成。P沟道MOS晶体管10、11的每个栅极分别连接至反相输入端Vin (-)、和非反相输入端 Vin (+) 反相输入端Vin(-)以电压跟随器的方式连接至输出端VOUTl。用作恒流电源的P 沟道MOS晶体管14具有连接至正电压电源VDD的源极、连接至P沟道MOS晶体管10、11的 源极的漏极、和连接至偏压电源BPl以使恒定漏极电流流动的栅极。
N沟道MOS晶体管12的源极连接至负电压电源VSS，并且栅极和漏极连接至P沟 道MOS晶体管10的漏极。N沟道MOS晶体管13具有连接至负电压电源VSS的源极、连接至 N沟道MOS晶体管12的栅极的栅极、和连接至P沟道MOS晶体管11的漏极的漏极。连接P 沟道MOS晶体管11和N沟道MOS晶体管13的漏极的节点是差分放大器输入级101的输出 端AOUTl。输出端AOUTl连接至放大器的N沟道MOS晶体管5的栅极。接下来，将描述推挽放大器输出级102。推挽放大器输出级102包括P沟道MOS晶 体管2、P沟道MOS晶体管3 (第二晶体管)、N沟道MOS晶体管4、N沟道MOS晶体管5 (第 三晶体管)、恒压电源6、7、和恒流电源8、9。以电压跟随器的方式来连接输出端VOUTl与差分放大器输入级101的反相输入端 Vin (-)。差分放大器输入级101的输出AOUTl连接至P沟道MOS晶体管2的漏极、N沟道 MOS晶体管4的源极、N沟道MOS晶体管5的栅极、和恒流电源9。恒流电源9的另一端连 接至负电压电源VSS。N沟道MOS晶体管5具有连接至负电压电源VSS的源极；和连接至输出端VOUTl、 P沟道MOS晶体管3的漏极、以及差分放大器输入级101的反相输入端Vin (-)的漏极。P沟道MOS晶体管3具有源极，其连接至正电源电压VDD ；栅极，其连接至恒流电 源8、P沟道MOS晶体管2的源极、和N沟道MOS晶体管4的漏极；和漏极，其连接至输出端 V0UT1、N沟道MOS晶体管5的漏极、和差分放大器输入级101的反相输入端Vin (-)。 恒流电源8的另一端子连接至正电压电源VDD。P沟道MOS晶体管2的栅极通过恒 压电源6连接至正电压电源VDD，并且被偏压成比正电压电源VDD低某一电压。N沟道MOS 晶体管4的栅极通过恒压电源7而连接至负电压电源VSS，并且被偏压成比负电压电源VSS 高某一电压。在根据第一示例性实施例的运算放大器中，通过电容元件16连接差分放大器输 入级101的P沟道MOS晶体管14的栅极(节点BPl)与形成推挽放大器输出级102的P沟 道MOS晶体管3的栅极(节点P3G)。此时，通过电容元件16连接的MOS晶体管被形成为具有相同的极性。总之，在第 一示例性实施例中，将差分放大器输入级的MOS晶体管14的极性与形成推挽放大器输出级 102的MOS晶体管3的极性形成为相同(P沟道)。应指出的是，通过电容元件16连接的MOS晶体管形可以被成为具有相反的极性。 在该情况下，例如，通过电容元件连接P沟道MOS晶体管14的栅极与N沟道MOS晶体管5的 栅极，并且在MOS晶体管14的栅极与MOS晶体管3的栅极之间设置有使电位反相的电路。接下来，将描述图1所示的运算放大器的操作。在差分放大器输入级101中，由形成差分对的P沟道MOS晶体管10、11接收施加到 反相输入端Vin(-)和非反相输入端Vin (+)的差分输入信号。差分对的输出出现在P沟 道MOS晶体管10、11的漏极中。差分信号被输入用作有源负载的电流镜电路的N沟道MOS 晶体管12、13。N沟道MOS晶体管12、13将差分输出信号转化为单端信号。转化成单端信 号的信号是放大器的输出信号，并且从输出端AOUTl输出。接下来，将描述推挽放大器输出级102的操作。在推挽放大器输出级102中，输出 级的输出端V0UT1响应差分放大器输入级101的输入smi。串联连接的Ρ沟道MOS晶体管 3和N沟道MOS晶体管5都流动相同的零输入电流(I1 = I2)。
恒流电源8使13从正电压电源VDD流动至P沟道M0S晶体管3的栅极连接至的 节点。13分成两部分14和15，并且14和15中的每一个分别在P沟道M0S晶体管2和N沟 道M0S晶体管4中流动。P沟道M0S晶体管2和N沟道M0S晶体管4是连接在P沟道M0S 晶体管3与N沟道M0S晶体管5的栅极之间的互补晶体管。恒流电源9使16从N沟道M0S晶体管5的栅极连接至的节点流动至负电压电源 VSS。差分放大器输入级101解调作为16 —部分的在恒流电源9中流动的电流17(16 = I4+I5+I7)。包括恒流电源8、9的偏压结构对作为共栅单位增益电平偏移器的P沟道M0S晶体 管2和N沟道M0S晶体管4进行操作。当差分放大器输入级101调整17时，改变了 N沟道M0S晶体管5的栅极电位，该栅 极电位的变化改变12。简而言之，由于17增大，所以使N沟道M0S晶体管5的栅极电位上 升。此时，由于16为常数，所以使15减小。由于这样提高了 P沟道M0S晶体管3的栅极的 电位，所以减小了 L，结果输出端V0UT1的电流被减弱。由于N沟道M0S晶体管4的漏极连 接至P沟道M0S晶体管2的源极，所以共栅连接产生从N沟道M0S晶体管5的栅极到P沟 道M0S晶体管3的栅极的单位增益。另一方面，当差分放大器输入级101减小17时，使15增大。因此，降低N沟道M0S 晶体管5的栅极电位，该栅极电位的降低减小了 12。N沟道M0S晶体管4的操作降低了 P沟 道M0S晶体管3的栅极电位，该栅极电位的降低增大了 L，结果输出端V0UT1供应电流。如 上所述，P沟道M0S晶体管3和N沟道M0S晶体管5被推挽驱动。应指出的是，差分放大器输入级101和推挽放大器输出级102与参考图8和9所 描述的类似。接下来参考图1和2，将描述V0UT1的升高和降低。图2是示出根据第一示例性实 施例的运算放大器的输出波形的示意图，并分别示出BP1、P3G、V0UT1的时间与电压之间的关系。当提高输出端V0UT1的电压时，大大地提高了反相输入端Vin(-)和非反相输入端 Vin(+)的电位，并且提高了节点1的电位。由于提高了节点1的电位，所以通过寄生电容器 15也提高了 P沟道M0S晶体管14的栅极电位。另一方面，当输出端V0UT1的电压降低时，降低了推挽放大器输出级102的P沟道 M0S晶体管3(节点P3G)的栅极电位。此时，通过电容元件16来连接差分放大器输入级101 的P沟道M0S晶体管14的栅极(节点BP1)与形成推挽放大器输出级102的P沟道M0S晶 体管3的栅极(节点P3G)。在该情况下，通过电容元件16使P沟道M0S晶体管14的栅极(节点BP1)电位降 低。因此，使P沟道M0S晶体管14的栅极电位比在没有连接P沟道M0S晶体管3与P沟道 M0S晶体管14的情形下更低。总之，通过利用P沟道M0S晶体管3的栅极(节点P3G)，将反相电位(与输入到 差分放大器输入级loi的输入信号smi反相改变的电位)施加到其中的电位由于寄生电 容15而被升高的P沟道M0S晶体管14的栅极上，能够降低P沟道M0S晶体管14的栅极电 位。此时，将与输入到差分放大器输入级101的输入信号smi的电位反相改变的电位
8供应至电容元件16的连接至P沟道MOS晶体管3的栅极(节点P3G)侧的端子上。因此，能增大恒流电源的P沟道MOS晶体管14的栅极与源极之间的电位差，并增 大偏压电流值，偏压电流的增大实现了高的压摆率。将(P沟道MOS晶体管3与P沟道MOS晶体管14被连接的)图2与(P沟道MOS 晶体管3与P沟道MOS晶体管14没有被连接的)图11相比较，在图11中当上升时，节点 BPl被提高。然而，在图2中，当上升时，节点P3G被降低，这意味着节点BPl也被降低。简 而言之，与图11的情形相比较，在图2中，提高了在提高输出VOUTl时的压摆率。
另一方面，当输出端VOUTl的电压降低时，反相输入端Vin(-)和非反相输入端 Vin(+)的电位降低，因此减小了节点1的电位。由于使节点1的电位减小，所以通过寄生 电容器15也减小了 P沟道MOS晶体管14的栅极(节点BPl)电位。由于临时降低了 P沟 道MOS晶体管14的栅极的电位，所以增大了 P沟道MOS晶体管14的栅极与源极之间的电 位差，增大了偏压电流，并增强了压摆率。此时，由于在输出级处P沟道MOS晶体管3的栅 极(节点P3G)电位不改变，所以电容元件16不会对差分放大器输入级101的恒流电源的 P沟道MOS晶体管14的栅极(节点BPl)电位有任何影响。根据本发明的第一示例性实施例，通过将电容元件16布置在推挽放大器输出级 102的P沟道MOS晶体管3的栅极与差分放大器输入级101的恒流电源的P沟道MOS晶体 管14的栅极之间，在不削弱通过寄生电容器15使在输出降低时对压摆率的增强的情况下， 能够在输出提高时对压摆率的降低进行增强。总之，根据本发明的第一示例性实施例，能够防止使差分放大器输入级101的恒 流电源的电流值变小，并且当来自推挽放大器输出级102的输出信号改变时，能够防止由 输出信号的压摆率的降低所引起的特性退化。应指出的是，在第一示例性实施例中，提供(由恒流电源8、9 ；P沟道MOS晶体管2 ； N沟道MOS晶体管4形成的)电平偏移电路，其通过电平偏移来向推挽放大器输出级102输 出差分输出电压，并且基于差分输出电压和电平偏移电压来驱动推挽放大器。然而，在本发 明的第一示例性实施例中不一定要提供电平偏移电路，而是可适当地将其省略。当省略电 平偏移电路时，基于差分输出电压来驱动推挽放大器。此外，即使当连接P沟道MOS晶体管14的栅极(节点BPl)与P沟道MOS晶体管 3的栅极(节点P3G)的电容元件16的电容较小时，也能获得足够的效果。例如，如图5所示，通过布局来电容性地耦联偏压布线(节点BPl)与输出级晶体 管(P沟道MOS晶体管3)的栅极，在不增大布局面积的情况下可增强压摆率。此外，例如，如图6和7所示，通过布局来电容地性耦联偏压布线(节点BPl)与连 接至输出级晶体管(P沟道MOS晶体管3)的栅极的节点(P3G)，在不增大布局面积的情况下 可增强压摆率。[第二示例性实施例]图3是根据本发明第二示例性实施例的运算放大器的电路图。与图1所示电路的 情况相类似，图3所示的电路也由差分放大器输入级101和推挽放大器输出级102构成。在 图3中，与图1所示部件相同的部件由相同的附图标记表示，并且省略对它们的说明。图3与图1的不同之处在于差分放大器输入级101的差分对由N沟道MOS晶体管 19,20构成，电流镜电路由P沟道MOS晶体管17、18构成，而用作恒流电源的晶体管21 (第一晶体管)由N沟道M0S晶体管构成。此时，N沟道M0S晶体管21的栅极通过电容元件23 连接至N沟道晶体管35 (第二晶体管)的栅极。此外，输出端A0UT2连接至P沟道晶体管 33 (第三晶体管)的栅极。简而言之，在根据本发明第二示例性实施例的运算放大器中，代替根据第一示例 性实施例的差分放大器，使用接收N沟道M0S晶体管中的反相输入端Vin(-)和非反相输入 端Vin(+)的差分放大器。此外，在第二示例性实施例中，差分放大器的输出连接至推挽放 大器输出级102的P沟道M0S晶体管33的栅极。根据第二示例性实施例的操作如图4所 示，这意味着其与第一示例性实施例的情形相反。将描述根据本发明第二示例性实施例的运算放大器的差分放大器输入级101。N沟道M0S晶体管19、20的栅极分别连接至反相输入端Vin (-)、和非反相输入端 Vin(+)。以电压跟随器的方式来连接反相输入端Vin (-)与输出端V0UT2。用作恒流电源的 N沟道M0S晶体管21具有连接至负电压电源VSS的源电极；连接至N沟道M0S晶体管19、 20的源电极的漏极；和连接至偏压电源BN1以使恒定漏极电流流动的栅极。P沟道M0S晶体管17具有连接至正电压电源VDD的源极，以及连接至N沟道M0S 晶体管19的漏极的栅极和漏极。P沟道M0S晶体管18具有连接至正电压电源VDD的源极、 连接至P沟道M0S晶体管17的栅极的栅极、和连接至N沟道M0S晶体管20的漏极的漏极。 连接N沟道M0S晶体管20和P沟道M0S晶体管18的漏极的节点是差分放大器输入级101 的输出端A0UT2。输出端A0UT2连接至放大器的P沟道M0S晶体管33的栅极。应指出的是，第二示例性实施例的推挽放大器与第一示例性实施例的相同，因此 将省略其说明。接下来参考图3和4，将描述V0UT2的升高和降低。图4是示出根据第二示例性实 施例的运算放大器的输出波形的示意图，并分别示出BN1、N5G、V0UT2的时间与电压之间的关系。当提高输出端V0UT2的电压时，提高了反相输入端Vin(-)和非反相输入端Vin(+) 的电位，因此提高了节点2的电位。由于提高了节点2的电位，所以通过寄生电容器22也 提高了 N沟道M0S晶体管21的栅极(节点BN1)的电位。由于临时提高了 N沟道M0S晶体 管21的栅极的电位，所以增大了 N沟道M0S晶体管21的栅极与源电极之间的电位差，增大 了偏压电流，偏压电流的增大增强了压摆率。此时，由于输出级的N沟道M0S晶体管35的 栅极(节点N5G)电位不改变，所以电容元件23不会对差分放大器输入级101的恒流电源 的P沟道M0S晶体管21的栅极(节点BN1)电位有任何影响。另一方面，当输出端V0UT2的电压降低时，反相输入端Vin(-)和非反相输入端 Vin(+)的电位大大地降低，因此降低了节点2的电位。由于降低了节点2的电位，所以通过 寄生电容器22也降低N沟道M0S晶体管21的栅极的电位。此外，在输出端V0UT2的电压降低的定时处，推挽放大器输出级102的N沟道M0S 晶体管35的栅极(节点N5G)电位被提高。此时，通过电容元件23连接差分放大器输入级 101的N沟道M0S晶体管21的栅极(节点BN1)与形成推挽放大器输出级102的N沟道M0S 晶体管35的栅极(节点N5G)。因此，在该情况下，通过电容元件23使N沟道M0S晶体管21的栅极(节点BN1) 电位提高。因此，N沟道M0S晶体管21的栅极电位比在N沟道M0S晶体管35与N沟道M0S
10晶体管21没有连接的情形中的更高。总之，通过利用N沟道MOS晶体管35的栅极(节点N5G)，将反相电位(与输入差 分放大器输入级101的输入信号SIN2反相改变的电位)施加到在其中由于寄生电容器22 而导致电位被降低的N沟道MOS晶体管21的栅极，能够提高N沟道MOS晶体管21的栅极 电位。此时，将与输入差分放大器输入级101的输入信号SIN2的电位反相改变的电位提供 给电容元件23的连接至N沟道MOS晶体管35的栅极(节点N5G)的端子。因此，能增大恒流电源的N沟道MOS晶体管21的栅极与源电极之间的电位差，增大偏压电流值，并实现高的压摆率。根据本发明的第二示例性实施例，通过将电容元件23布置在推挽放大器输出级 102的N沟道MOS晶体管35的栅极与差分放大器输入级101的恒流电源的N沟道MOS晶体 管21的栅极之间，在不削弱通过寄生电容器22使在输出提高时对压摆率的增强的情况下， 如上所述，能够当输出降低时使得压摆率的降低得到改善。因此，能在输出的上升和下降的 任何操作中获得高的压摆率。在第二示例性实施例中，提供(由恒流电源8、9 ；P沟道MOS晶体管2 ；N沟道MOS 晶体管4形成的)电平偏移电路，其通过电平偏移向推挽放大器输出级102输出差分输出 电压，并且基于差分输出电压和电平偏移电压来驱动推挽放大器。然而，在本发明的第二示 例性实施例中不一定要提供电平偏移电路，而是可适当地将其省略。如果省略电平偏移电 路，则基于差分输出电压来驱动推挽放大器。此外，即使当连接N沟道MOS晶体管21的栅极(节点BNl)与N沟道MOS晶体管 35的栅极(节点N5G)的电容元件23的电容较小时，也能获得足够的效果。例如，如图5所示，通过布局来电容性地耦联偏压布线(节点BNl)与输出级晶体 管(N沟道MOS晶体管35)的栅极，在不增大布局面积的情况下可改善压摆率。此外，例如，如图6和7所示，通过布局来电容性地耦联偏压布线(节点BNl)与连 接至输出级晶体管(N沟道MOS晶体管35)的栅极的节点(N5G)，在不增大布局面积的情况 下可改善压摆率。尽管已根据若干示例性实施例描述了本发明，但本领域的技术人员将意识到的 是，在所附权利要求的精神和范围内，能够对本发明进行各种变型的实践，并且本发明不局 限于上述示例。此外，权利要求的范围不受上述示例性实施例限制。此外，应指出的是，申请人的意图是覆盖所有权利要求的等同物，即使对在审查期 间对权利要求进行的修改也是如此。
权利要求
一种运算放大器，包括差分放大器输入级，用于向差分对供应操作电流，所述差分放大器输入级包括具有第一极性的第一晶体管；推挽放大器输出级，包括具有所述第一极性的第二晶体管和具有第二极性的第三晶体管，所述第二晶体管与所述第三晶体管串联连接；以及电容元件，用于连接所述第一晶体管的栅极与所述第二晶体管的栅极。
2.根据权利要求1所述的运算放大器，其中，所述推挽放大器输出级包括电平偏移电路，所述电平偏移电路在对差分输出电压进行 电平偏移之后输出差分输出电压，并且所述推挽放大器输出级基于所述差分输出电压和所 述电平偏移电压来被驱动。
3.根据权利要求1所述的运算放大器，其中， 所述差分放大器输入级包括由P沟道MOS晶体管形成的差分对，所述第一和所述第二 晶体管由P沟道MOS晶体管形成，而所述第三晶体管由N沟道MOS晶体管形成，以及当来自所述差分放大器输入级的输出信号上升时，从所述第二晶体管的栅极至所述第 一晶体管的栅极提供负电位。
4.根据权利要求1所述的运算放大器，其中，所述差分放大器输入级包括由N沟道MOS晶体管形成的差分对，所述第一和所述第二 晶体管由N沟道MOS晶体管形成，而所述第三晶体管由P沟道MOS晶体管形成，以及当来自所述差分放大器输入级的输出信号下降时，从所述第二晶体管的栅极至所述第 一晶体管的栅极提供正电位。
全文摘要
本发明提供一种运算放大器。该运算放大器包括差分放大器输入级，其向差分对供应操作电流，该差分放大器输入级包括具有第一极性的第一晶体管；推挽放大器输出级，其包括具有第一极性的第二晶体管、和具有第二极性的第三晶体管，所述第二晶体管与第三晶体管串联连接；以及电容元件，其连接第一晶体管的栅极与第二晶体管的栅极。
文档编号H03F3/26GK101847971SQ20101014753
公开日2010年9月29日 申请日期2010年3月22日 优先权日2009年3月25日
发明者涩谷昌树 申请人:恩益禧电子股份有限公司