专利名称：电位转换电路的制作方法
技术领域：
本发明涉及电位转换电路(Level Shifter)，特别是涉及一种可以正确、快速、且 不占面积的电位转换电路。。
背景技术：
在现代集成电路中，核心逻辑单元与输入/输出单元通常使用两种不同电平的电 源。以0. 13um工艺为例，核心逻辑单元通常是以1. 2伏特的电源供电，而输入/输出 单元则是以3. 3伏特的电源供电。由于核心逻辑单元内的信号是操作在一第一电位区间 (例如，0 1. 2伏特)、而输入/输出单元内的信号是操作在一第二电位区间(例如，0 3.3伏特)，不同单元间通常需要电位转换电路(level shifter)，以确保信号以正确逻辑 传递。图1为一种传统的电位转换电路。电位转换器100包括两个反相器hvl与Inv2、 一差动输入对102以及一交错耦接晶体管对104。输入信号IN操作于一第一电位区间。反 相器hvl以及由决定该第一电位区间的一第一电源VDD供电，并产生信号INb以及 IN’输入该差动输入对102。如图1所示，该差动输入对102以及该交错耦接晶体管对104 由一第二电源VCC供电，所产生的输出信号OUT工作于该第二电源VCC所决定的一第二电 位区间。总结之，电位转换电路100将第一电位区间内操作的输入信号IN转换成第二电位 区间内操作的输出信号OUT，可应用在上述核心逻辑单元以及输入/输出单元之间，进行信 号的电位平移。然而，传统电位转换电路100需要同时使用前一级电路的电源(即第一电源VDD) 以及后一级电路的电源(即第二电源VCC)，且所采用的各个晶体管也必须根据其供电电源 而有不同的栅极厚度设计。因此，在设计上相当复杂。此外，传统电位转换电路100所采用 的是正回授(positive feedback)设计；差动输入对102以及交错耦接晶体管对104的动 作相当缓慢。因此，输出信号OUT与输入信号IN之间存在有不容忽视的延迟量。另外，差 动输入对102以及交错耦接晶体管对104的尺寸差别常会使输出信号OUT的上升转态时间 (rising time)以及下降转态时间(falling time)存在有一可观差距。因此，本技术领域亟需一种可以正确、快速、且不占面积的电位转换电路。
发明内容
本发明揭示一种电位转换电路，用以将于一第一电位区间内变化的一输入信号转 换成在一第二电位区间内变化的一输出信号。根据本发明的一种实施方式所实现的电位转换电路所采用的是一漏电流阻绝电 路。该漏电流阻绝电路以输入端耦接该输入信号且以输出端耦接该输出信号。漏电流阻绝 电路包括多级P沟道晶体管以及一 N沟道晶体管。每一级P沟道晶体管的源极耦接下一级 P沟道晶体管的栅极。第一级P沟道晶体管的栅极耦接该输入信号。最后一级P沟道晶体管的源极耦接一电源，且漏极耦接该漏电流阻绝电路的该输出端。N沟道晶体管以栅极耦接 该输入信号、源极耦接一低电平电位、且以漏极耦接该漏电流阻绝电路的输出端。根据本发明的另一种实施方式所实现的电位转换电路包括有一第一 P沟道晶体 管、一第二 P沟道晶体管以及一第一 N沟道晶体管。该第一 P沟道晶体管具有一栅极耦接 该输入信号、一漏极耦接一低电平电位、以及一源极。该第二 P沟道晶体管具有一栅极耦接 该第一 P沟道晶体管的上述源极、一源极耦接一电源、以及一漏极。该N沟道晶体管具有一 栅极耦接该输入信号、一漏极耦接该第二 P沟道晶体管的上述漏极、以及一源极耦接该低 电平电位。该第二P沟道晶体管的上述漏极以及该N沟道晶体管的上述漏极耦接该输出信 号。为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并结合附图 详细说明如下。
图1图解一种传统的电位转换电路；图2图解根据本发明一种实施方式所实现的一电位转换电路；以及图3图解根据本发明一种实施方式所实现的一电位转换电路。附图符号说明100 电位转换电路；102 差动输入对；104 交错耦接晶体管对；200 电位转换电路；202 漏电流阻绝电路；204 反相器；300 电位转换电路；302 漏电流阻绝电路；304 反相器；Invl、Inv2 反相器；IN 输入信号；INb、IN， 信号；附 N沟道晶体管；01 中继信号；OUT 输出信号；PI、P2、P3 P沟道晶体管；VCC 第二电源；VDD 第一电源；VSS 低电平电位。
具体实施例方式图2图解本发明所揭示的电位转换电路的一种实施方式。
电位转换器200包括一漏电流阻绝电路202以及一反相器204，其作用是将操作 于一第一电位区间内的一输入信号IN转换成操作于一第二电位区间内的一输出信号OUT。 以下举例说明。该第一电位区间可由低电平电位VSS以及一第一电源VDD界定；该第一电 源VDD可为该电位转换器200的前一级电路(供应该输入信号IN者)的供电电源。该第 二电位区间可由低电平电位VSS以及一第二电源VCC界定；该第二电源VCC可为该电位转 换器200的后一级电路(接收该输出信号OUT者)的供电电源。于一实施例中，第二电源 VCC的电位高于第一电源VDD的电位。该漏电流阻绝电路202具有一输入端接收该输入信号IN、且具有一输出端供应一 中继信号01。该漏电流阻绝电路202是由该第二电源VCC供电。该反相器204也是由该第 二电源VCC供电，用以接收该中继信号01并将其反相以产生输出信号OUT。以下将该漏电 流阻绝电路202的输入端与该输入信号皆以标号IN表示，且将该漏电流阻绝电路202的输 出端以及该中继信号皆以标号01表示。漏电流阻绝电路202于其输入端IN以及该第二电源VCC间设置有多级P沟道晶 体管(包括Pl与P》，使输入端IN以及第二电源VCC之间存在有多个P沟道装置栅极-源 极接面。最后一级的上述P沟道晶体管(例如，P2)以漏极耦接该漏电流阻绝电路202的 输出端01。此外，漏电流阻绝电路202还包括一个N沟道晶体管(包括Ni)，以一栅极耦接该 输入信号IN、以一源极耦接低电平电位VSS、以及以一漏极耦接该漏电流阻绝电路202的该 输出端01。以采用一第一 P沟道晶体管P1、一第二 P沟道晶体管P2、以及一 N沟道晶体管附 实现漏电流阻绝电路202的实施方式为例-如图2所示-以下详述其耦接方式。第一 P沟 道晶体管Pl具有一栅极耦接该输入信号IN、一漏极耦接低电平电位VSS、以及一源极。第 二 P沟道晶体管P2具有一栅极耦接第一 P沟道晶体管Pl的上述源极、一源极耦接第二电 源VCC、以及一漏极。N沟道晶体管m具有一栅极耦接该输入信号IN、一漏极耦接该第二 P 沟道晶体管P2的上述漏极、以及一源极耦接该低电平电位VSS。第二 P沟道晶体管P2的上 述漏极以及N沟道晶体管m的上述漏极耦接在一起供应该中继信号01输入该反相器204， 以产生该输出信号OUT。在上述设计下，当输入信号IN为低电平时，可使上述多个P沟道晶体管(包括Pl 与P2)得以导通。导通的最后一级P沟道晶体管(P》会将输出端01耦接到该第二电源 VCC，使中继信号01为高电平(约VCC)。高电平VCC的中继信号01会经由反相器204处理 后，形成低电平VSS的输出信号OUT。至于高电平(例如，VDD电平)的输入信号IN则无法与该第二电源VCC产生足够 的压差导通上述多个P沟道晶体管(包括Pl与P2)。在输入信号IN为高电平VDD的状态 下，P沟道晶体管Pl与P2可确实为不导通状态，不容许漏电流流过。此时，改由N沟道晶 体管附被导通。该漏电流阻绝电路202的输出端01因而被耦接至低电平电位VSS。低电 平VSS的中继信号01会由反相器204接收，形成高电平VCC的输出信号OUT。当第一电源VDD与第二电源VCC的电位差越大时，可设置越多级的P沟道晶体管， 以防止漏电流的产生。图3所示的电位转换器300即是一种实施方式。与图2相较，电位 转换器300同样具有一漏电流阻绝电路302以及一反相器304。两实施方式不同之处在于漏电流阻绝电路的设计。漏电流阻绝电路302较漏电流阻绝电路202多使用一级P沟道晶 体管P3。如此一来，可容忍第一电源VDD与第二电源VCC之间存在更大的电位差。以上所介绍的电位转换器结构成功地将第一电位区间(VSS VDD)内操作的输入 信号IN位移成第二电位区间(VSS VCC)内操作的输出信号OUT，且其中仅需要单一个电 源(第二电源VCC)供电，电路设计远较图1所示的电位转换电路100 (需要两个电源VDD与 VCC)单纯。此外，上述结构并无需采用图1传统电位转换电路100的正回授控制技术，因 此，电路反应速度大幅提升，输出信号OUT可即时反应输入信号IN的转态。图1传统电位 转换电路100的差动输入对102以及交错耦接晶体管对104的尺寸设计的于输出信号OUT 的上升转态速度与下降转态速度的严重影响，也不复见于本发明所揭示的结构中。参考图2、图3所揭示的电路，其中漏电流阻绝电路202、302的各个晶体管(包括 P1、P2、P3以及Ni)除了供电电源VCC外并没有另外设计偏压电路(bias circuit)，电路相 对的单纯。此外，需特别声明的是，图2、图3所述结构并不意图限定漏电流阻绝电路所需采 用的P沟道晶体管以及N沟道晶体管的数量。P沟道晶体管与N沟道晶体管的数量应当随 着不同的设计需求而有所调整。图2、图3所示的反相器204、304电路仅是一种实施方式，也可以其他本技术领域 所熟知的反相器电路取代之。特别声明的是，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明， 本领域的技术人员，在不脱离本发明的精神和范围的前提下，可做若干的更动与润饰，因此 本发明的保护范围是以本发明的权利要求为准。
权利要求
1.一种电位转换电路，用以将操作于一第一电位区间内的一输入信号转换成操作于一 第二电位区间内的一输出信号，该电位转换电路包括一漏电流阻绝电路，具有一输入端耦接该输入信号且具有一输出端耦接该输出信号， 其中该漏电流阻绝电路包括多级P沟道晶体管，其中每一级上述P沟道晶体管的源极耦接其下一级上述P沟道晶 体管的栅极，第一级上述P沟道晶体管的栅极耦接该输入信号，最后一级上述P沟道晶体管 的源极耦接一电源，且最后一级上述P沟道晶体管的漏极耦接该漏电流阻绝电路的该输出 端；以及一 N沟道晶体管，具有一栅极耦接该输入信号、一源极耦接一低电平电位、以及一漏极 耦接该漏电流阻绝电路的该输出端。
2.如权利要求1所述的电位转换电路，还包括一反相器，由该电源供电，且具有一输入端耦接该漏电流阻绝电路的该输出端，且具有 一输出端供应上述输出信号。
3.如权利要求1所述的电位转换电路，其中，该漏电流阻绝电路的上述多级P沟道晶体 管中，除了最后一级以外的每一级P沟道晶体管的漏极耦接该低电平电位。
4.如权利要求1所述的电位转换电路，其中该电源决定该第二电位区间。
5.如权利要求1所述的电位转换电路，其中该第二电位区间的电位高于该第一电位区 间的电位。
6.如权利要求1所述的电位转换电路，其中该低电平电位为地端电位。
7.—种电位转换电路，用以将操作于一第一电位区间的一输入信号转换成操作于一第 二电位区间的一输出信号，该电位转换电路包括一第一 P沟道晶体管，具有一栅极耦接该输入信号、一漏极耦接一低电平电位、以及一 源极；一第二 P沟道晶体管，具有一栅极耦接该第一 P沟道晶体管的上述源极、一源极耦接一 电源、以及一漏极；以及一 N沟道晶体管，具有一栅极耦接该输入信号、一漏极耦接该第二 P沟道晶体管的上述 漏极、以及一源极耦接该低电平电位，其中该第二P沟道晶体管的上述漏极以及该N沟道晶体管的上述漏极耦接该输出信号。
8.如权利要求7所述的电位转换电路，还包括一反相器，由该电源供电，且具有一输入端耦接该第二 P沟道晶体管的上述漏极以及 该N沟道晶体管的上述漏极，且具有一输出端供应上述输出信号。
9.如权利要求7所述的电位转换电路，其中该电源决定该第二电位区间。
10.如权利要求7所述的电位转换电路，其中该第二电位区间的电位高于该第一电位 区间的电位。
11.如权利要求7所述的电位转换电路，其中该低电平电位为地端电位。
全文摘要
一种电位转换电路，使操作于第一电位区间内的输入信号转换成操作于第二电位区间内的输出信号。所采用的是一漏电流阻绝电路，以输入端耦接该输入信号且以输出端耦接该输出信号。漏电流阻绝电路包括多级P沟道晶体管以及一N沟道晶体管。每一级P沟道晶体管的源极耦接下一级P沟道晶体管的栅极。第一级P沟道晶体管的栅极耦接该输入信号。最后一级P沟道晶体管的源极耦接一电源，且漏极耦接该漏电流阻绝电路的该输出端。N沟道晶体管以栅极耦接该输入信号、源极耦接一低电平电位、且以漏极耦接该漏电流阻绝电路的输出端。
文档编号H03K19/0185GK102075176SQ20111000656
公开日2011年5月25日 申请日期2011年1月13日 优先权日2011年1月13日
发明者朱光达, 李永胜 申请人:威盛电子股份有限公司