专利名称：电流模式逻辑电路的制作方法
技术领域：
本实用新型涉及电子电路领域，特别是涉及一种电流模式逻辑电路。
背景技术：
电流模式逻辑(Circuit Mode Logic,CML)为一种用于高速数字传输的接口技术，在芯片之间运用该接口技术，需要采用一输入输出驱动电路(I/Odriver，该输入输出驱动电路一般采用片上设计形式，但也可为与应用芯片相独立的输入输出驱动芯片。输入输出驱动电路己被广泛地应用于芯片之间的通信系统中，以取得高速的数据传输率和低功耗的效果。为保证该驱动电路的可靠性，须采用恒定的电流偏置。然而，由于
工艺制成的偏差和环境条件(例如温度)的变化，偏置电流的偏差难以避免。另一方面，此类驱动电路包括输出摆幅控制单元，该单元用于数据传输中，以降低功耗和减少噪声，并避免信号传输长度和数据传输率的降低。该输出摆幅控制单元也需要电流补偿。此外，线性关系是决定系统性能的另一个重要参数，尤其是当均衡技术被应用于系统中以减轻符号间干扰(Inter-Symbol Interference, ISI)时,保持系统的线性关系尤为重要。基于上述原因，电流模式逻辑驱动电路的偏置补偿和控制，是通信电路设计中的一个关键方面。现有的对输出摆幅采取事前技术(或称之为与控制)的手段是一种简单、静态的开环控制方法，伪驱动与一个电阻相连接，该电阻值等于传输信道和终端的阻抗。为驱动的输出，被输送到一个控制着偏置产生电路的比较器，以校准偏置电压或电流。
实用新型内容本实用新型主要解决的技术问题是提供一种电流模式逻辑电路，能够满足使用要求、结构简单、功耗低、工作稳定。为解决上述技术问题，本实用新型采用的一个技术方案是提供一种电流模式逻辑电路，包括偏置电路、逻辑电路、锁存电路和串并行转换电路，所述串并行转换电路和偏置电路电性连接，所述偏置电路与逻辑锁存电路电性连接，所述逻辑电路分别与偏置电路和锁存电路控制连接。在本实用新型一个较佳实施例中，所述串并行转换电路与一时钟输入端电性连接。在本实用新型一个较佳实施例中，所述锁存电路包括一锁存器。在本实用新型一个较佳实施例中，所述偏置电路包括多个MOS晶体管。在本实用新型一个较佳实施例中，所述逻辑电路包括逻辑门。本实用新型的有益效果是本实用新型电流模式逻辑电路能够满足使用要求、结构简单、功耗低、工作稳定。
图I是本实用新型电流模式逻辑电路一较佳实施例的结构示意图；[0013]附图中各部件的标记如下1、偏置电路，2、逻辑电路，3、锁存电路，4、串并行转换电路，5、时钟输入端。
具体实施方式
以下结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。请参阅图1，一种电流模式逻辑电路，包括偏置电路I、逻辑电路2、锁存电路3和串并行转换电路4，所述串并行转换电路和偏置电路电性连接，所述偏置电路与逻辑锁存电路电性连接，所述逻辑电路分别与偏置电路和锁存电路控制连接。另外，所述串并行转换电路4与一时钟输入端5电性连接。另外，所述锁存电路3包括一锁存器，锁存电路3能够有助于进一步简化整体电路结构，缩小芯片面积。另外，所述偏置电路I包括多个MOS晶体管，偏置电路I采用闭环的补偿结构和闭环负反馈，不需要匹配，其输出的共模电平的直接反馈，提高串行接口的稳定性和数据传输速度。另外，所述逻辑电路2包括逻辑门。区别于现有技术，本实用新型电流模式逻辑电路，能够满足使用要求、结构简单、功耗低、工作稳定。以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
权利要求1.一种电流模式逻辑电路，其特征在于，包括偏置电路、逻辑电路、锁存电路和串并行转换电路，所述串并行转换电路和偏置电路电性连接，所述偏置电路与逻辑锁存电路电性连接，所述逻辑电路分别与偏置电路和锁存电路控制连接。
2.根据权利要求I所述的电流模式逻辑电路，其特征在于，所述串并行转换电路与一时钟输入端电性连接。
3.根据权利要求I所述的电流模式逻辑电路，其特征在于，所述锁存电路包括一锁存器。
4.根据权利要求I所述的电流模式逻辑电路，其特征在于，所述偏置电路包括多个MOS晶体管。
5.根据权利要求I所述的电流模式逻辑电路，其特征在于，所述逻辑电路包括逻辑门。
专利摘要本实用新型公开了一种电流模式逻辑电路，包括偏置电路、逻辑电路、锁存电路和串并行转换电路，所述串并行转换电路和偏置电路电性连接，所述偏置电路与逻辑锁存电路电性连接，所述逻辑电路分别与偏置电路和锁存电路控制连接。通过上述方式，本实用新型电流模式逻辑电路能够满足使用要求、结构简单、功耗低、工作稳定。
文档编号H03K19/0185GK202652183SQ201220233430
公开日2013年1月2日 申请日期2012年5月23日 优先权日2012年5月23日
发明者陈 峰 申请人:常州芯奇微电子科技有限公司