一种误差放大器电路的制作方法与工艺

本发明涉及集成电路技术，具体的说是涉及一种新型电流灌入/拉出的误差放大器电路。

背景技术：
误差放大器一直是开关电源中转换器的核心电路,对系统快速、精确、稳定的工作有重要影响。传统的误差放大器如图1所示，传统误差放大器包括偏置PMOS管M6、M7，输入PMOS管M1、M2，NMOS管M3、M4、M5；其中PMOS管M1与M2的源极相连构成差分对，并连接到M6管的源，M6管给运放提供尾电流；PMOS管M1和M2的栅极分别作为误差放大器正相输入端Vin1和反相输入端Vin2；NMOS管M3和M4的栅极相连，构成电流镜结构；NMOS管M5栅极与M1管漏端相连，M5管的漏端与PMOS管M7漏端相连作为误差放大器的输出端，输出电压Vout；传统的误差放大器设计成电压型，保证了环路高增益，能获得足够的相位裕度使系统稳定,但是放大器的输出电流小瞬态响应慢，且补偿网络的设计复杂。因此设计快瞬态响应、高精度的误差放大器成为目前研究的热点。本发明设计了一种结构新颖、高精度、高性能跨导型电流灌入/拉出误差放大器，能采样小电压输出大电流,实现系统快瞬态响应。输入级采用了高精度跨导型放大电路,主极点靠近原点,提高了放大器增益。输出级采用电流源与电流沉分别对电容C1灌入/拉出电流。

技术实现要素：
本发明所要解决的技术问题，就是针对传统误差放大器的上述问题，提出一种误差放大器电路。本发明解决上述技术问题所采用的技术方案是：一种误差放大器电路，其特征在于，包括第一跨导放大器、第二跨导放大器、第一镜像电流、第二镜像电流和第一电容C1，所述第一跨导放大器的输入端为误差放大器电路的第一输入端Vref、输出端接第一镜像电流，所述第二跨导放大器的输入端为误差放大器电路的第二输入端Vin、输出端接第二镜像电流，第一镜像电流的输出端和第二镜像电流的输出端接第一电容C1的一端作为误差放大器电路的输出端Vea，第一电容C1的另一端接地。具体的，所述第一跨导放大器包括第一运算放大器AMP1、第二电容C2、第一电阻R1和第一NMOS管N1，所述第二跨导放大器包括第二运算放大器AMP2、第三运算放大器AMP3、第三电容C3、第二电阻R2、第三电阻R3、第四电阻R4和第二NMOS管N2，所述第一镜像电流包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4，所述第二镜像电流包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；其中，第一运算放大器AMP1的同向输入端为误差放大器电路的第一输入端Vref、反向输入端与第一电阻R1的一端和第一NMOS管N1的源极连接、输出端与第二电容C2的一端和第一NMOS管N1的栅极连接；第二运算放大器AMP2的同向输入端为误差放大器电路的第二输入端Vin、反向输入端与第四电阻R4的一端和第二NMOS管N2的源极连接、输出端与第三电容C3的一端和第二NMOS管N2的栅极连接；第二NMOS管N2的漏极与第二电阻R2的一端连接第三运算放大器AMP3的反向输入端，第三电阻R3的一端和第三NMOS管N3的漏极连接第三运算放大器AMP3的同向输入端，第三运算放大器AMP3的输出端连接第三NMOS管N3的栅极和第四NMOS管N4的栅极；第一PMOS管P1的栅极和漏极连接第一NMOS管N1的漏极和第二PMOS管P2的栅极、源极连接第三PMOS管P3的漏极，第三PMOS管P3的栅极、第四PMOS管P4的栅极和漏极和第二PMOS管P2的源极连接；第二PMOS管P2的漏极、第四NMOS管N4的漏极和第一电容C1的一端连接作为误差放大器电路的输出端Vea；第三NMOS管N3的源极与第五NMOS管N5的漏极连接，第四NMOS管N4的源极、第五NMOS管N5的栅极和第六NMOS管N6的栅极和漏极连接；第三PMOS管P3的源极、第四PMOS管P4的源极、第二电阻R2的另一端、第三电阻R3的另一端和所有PMOS管的衬底均接电源VDD；第一电阻R1的另一端、第二电容C2的另一端、第三电容C3的另一端、第四电阻R4的另一端、第五NMOS管N5的源极、第六NMOS管N6的源极和所有NMOS管的衬底均接地。具体的，所述第一运算放大器AMP1包括第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第五电阻R5和第一偏置电流源Ibias1；其中，第五PMOS管P5的栅极连接第一运算放大器AMP1的同向输入端、漏极连接第七NMOS管N7的源极和第八NMOS管N8的漏极，第六PMOS管P6的栅极连接第一运算放大器AMP1的反向输入端、漏极连接第九NMOS管N9的漏极和第十NMOS管N10的源极；第七NMOS管N7的漏极连接第五电阻R5的一端、第八NMOS管N8的栅极和第九NMOS管N9的栅极，第五电阻R5的另一端连接第七NMOS管N7的栅极、第十NMOS管N10的栅极；第七PMOS管P7的栅极、第八PMOS管P8的栅极、第十四PMOS管P14的栅极和第十二PMOS管P12的栅极和漏极以及第一偏置电流源Ibias1的正极连接，第十二PMOS管P12的源极与第十一PMOS管P11的漏极和栅极、第十三PMOS管P13的栅极、第九PMOS管P9的栅极和第十PMOS管P10的栅极连接，第十三PMOS管P13的漏极和第十四PMOS管P14的源极连接，第十四PMOS管P14的漏极与第五PMOS管P5的源极和第六PMOS管P6的源极连接；第七PMOS管P7的源极与第九PMOS管P9的漏极连接，第八PMOS管P8的源极和第十PMOS管P10的漏极连接；第八PMOS管P8的漏极和第十NMOS管N10的漏极连接作第一运算放大器AMP1的输出端；第九PMOS管P9的源极、第十PMOS管P10的源极、第十一PMOS管P11的源极、第十三PMOS管P13的源极和所有PMOS管的衬底均连接电源VDD；第一偏置电流源Ibias1的负极、第八NMOS管N8的源极、第九NMOS管N9的源极和所有NMOS管的衬底均接地GND。具体的，所述第二运算放大器AMP2和第一运算放大器AMP1的结构相同。具体的，所述第三运算放大器AMP3包括第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第十九PMOS管P19、第二十PMOS管P20、第二十一PMOS管P21、第二十二PMOS管P22、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第十四NMOS管N14、第十五NMOS管N15、第十六NMOS管N16、第十七NMOS管N17、第十八NMOS管N18、第十九NMOS管N19、第二十NMOS管N20、第六电阻R6、第七电阻R7和第二偏置电流源Ibias2；其中，第十一NMOS管N11的栅极为第三运算放大器AMP3的同向输入端、漏极与第十五PMOS管P15的源极和第十八PMOS管P18的漏极连接、源极与第十二NMOS管N12的源极和第十四NMOS管N14的漏极连接，第十二NMOS管N12的栅极为第三运算放大器AMP3的反向输入端、漏极与第十六PMOS管P16的源极和第十七PMOS管P17的漏极连接；第十七PMOS管P17的栅极、第十八PMOS管P18的栅极、第二十PMOS管P20的栅极、第十九PMOS管P19的栅极和漏极与第二十一PMOS管P21的源极连接，第十五PMOS管P15的栅极、第十六PMOS管P16的栅极、第二十二PMOS管P22的栅极、第二十一PMOS管P21的栅极和漏极与第二偏置电流源Ibias2的正极连接，第二十PMOS管P20的漏极与第二十二PMOS管P22的源极连接；第十三NMOS管N13的栅极、第十四NMOS管N14的栅极、第六电阻R6的一端和第二十二PMOS管P22的漏极连接，第十三NMOS管N13的源极和第十五NMOS管N15的漏极连接，第十三NMOS管N13的漏极、第六电阻R6的另一端、第十五NMOS管N15的栅极和第十六NMOS管N16的栅极连接，第十四NMOS管N14的源极和第十六NMOS管N16的漏极连接；第十七NMOS管N17的栅极、第十八NMOS管N18的栅极、第七电阻R7的一端和第二十二PMOS管P22的漏极连接，第十七NMOS管N17的源极和第十九NMOS管N19的漏极连接，第十七NMOS管N17的漏极、第七电阻R7的另一端、第十九NMOS管N19的栅极和第二十NMOS管N20的栅极连接，第十八NMOS管N18的源极和第二十NMOS管N20的漏极连接；第十六PMOS管P16的漏极和第十八NMOS管N18的漏极连接作第三运算放大器AMP3的输出端；第十七PMOS管P17的源极、第十八PMOS管P18的源极、第十九PMOS管P19的源极、第二十PMOS管P20的源极和所有PMOS管的衬底均接电源VDD；第二偏置电流源Ibias2的负极、第十五NMOS管N15的源极、第十六NMOS管N16的源极、第十九NMOS管N19的源极、第二十NMOS管N20的源极和所有NMOS管的衬底均接地。本发明的有益效果为，相比于传统的误差放大器，本发明提出了一种新颖的误差放大器结构，采用两个跨导放大器将电压转化为电流，并分别镜像至两个电流源，实现分别对电容C1灌入/拉出电流，从而调节输出电压大小，提高了系统的响应速度和精度，增加了系统的稳定性，并且输入跨导恒定，输出电阻和低频增益在合适范围内，电源抑制比高，失调电压小，能有效锁定输出电压。附图说明图1为传统误差放大器电路结构示意图；图2为本发明的误差放大器电路的逻辑框图；图3为本发明的误差放大器电路的电路结构示意图；图4为本发明的第一放大器AMP1的电路结构示意图；图5为本发明的第三运算放大器AMP3的电路结构示意图。具体实施方式下面结合附图，详细描述本发明的技术方案：如图2所示，本发明所述的一种误差放大器电路，包括第一跨导放大器、第二跨导放大器、第一镜像电流、第二镜像电流和第一电容C1，所述第一跨导放大器的输入端为误差放大器电路的第一输入端Vref、输出端接第一镜像电流，所述第二跨导放大器的输入端为误差放大器电路的第二输入端Vin、输出端接第二镜像电流，第一镜像电流的输出端和第二镜像电流的输出端接第一电容C1的一端作为误差放大器电路的输出端Vea，第一电容C1的另一端接地。如图3所示，第一跨导放大器包括第一运算放大器AMP1、第二电容C2、第一电阻R1和第一NMOS管N1，第二跨导放大器包括第二运算放大器AMP2、第三运算放大器AMP3、第三电容C3、第二电阻R2、第三电阻R3、第四电阻R4和第二NMOS管N2，第一镜像电流包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4，第二镜像电流包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；其中，第一运算放大器AMP1的同向输入端为误差放大器电路的第一输入端Vref、反向输入端与第一电阻R1的一端和第一NMOS管N1的源极连接、输出端与第二电容C2的一端和第一NMOS管N1的栅极连接；第二运算放大器AMP2的同向输入端为误差放大器电路的第二输入端Vin、反向输入端与第四电阻R4的一端和第二NMOS管N2的源极连接、输出端与第三电容C3的一端和第二NMOS管N2的栅极连接；第二NMOS管N2的漏极与第二电阻R2的一端连接第三运算放大器AMP3的反向输入端，第三电阻R3的一端和第三NMOS管N3的漏极连接第三运算放大器AMP3的同向输入端，第三运算放大器AMP3的输出端连接第三NMOS管N3的栅极和第四NMOS管N4的栅极；第一PMOS管P1的栅极和漏极连接第一NMOS管N1的漏极和第二PMOS管P2的栅极、源极连接第三PMOS管P3的漏极，第三PMOS管P3的栅极、第四PMOS管P4的栅极和漏极和第二PMOS管P2的源极连接；第二PMOS管P2的漏极、第四NMOS管N4的源极和第一电容C1的一端连接作为误差放大器电路的输出端Vea；第三NMOS管N3的源极与第五NMOS管N5的漏极连接，第四NMOS管N4的源极、第五NMOS管N5的栅极和第六NMOS管N6的栅极和漏极连接；第三PMOS管P3的源极、第四PMOS管P4的源极、第二电阻R2的另一端、第三电阻R3的另一端和所有PMOS管的衬底均接电源VDD；第一电阻R1的另一端、第二电容C2的另一端、第三电容C3的另一端、第四电阻R4的另一端、第五NMOS管N5的源极、第六NMOS管N6的源极和所有NMOS管的衬底均接地。如图4所示，第一运算放大器AMP1包括第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第五电阻R5和第一偏置电流源Ibias1；其中，第五PMOS管P5和第六PMOS管P6组成PMOS输入差分对，第五PMOS管P5的栅极连接第一运算放大器AMP1的同向输入端、漏极连接第七NMOS管N7的源极和第八NMOS管N8的漏极，第六PMOS管P6的栅极连接运算放大器AMP的反向输入端、漏极连接第九NMOS管N9的漏极和第十NMOS管N10的源极；第七NMOS管N7的漏极连接第五电阻R5的一端、第八NMOS管N8的栅极和第九NMOS管N9的栅极，第五电阻R5的另一端连接第七NMOS管N7的栅极、第八NMOS管N8的栅极和第七PMOS管P7的漏极；第七PMOS管P7的栅极、第八PMOS管P8的栅极、第十四PMOS管P14的栅极和第十二PMOS管P12的栅极和漏极以及第一偏置电流源Ibias1的正极连接，第十二PMOS管P12的源极与第十一PMOS管P11的漏极和栅极、第十三PMOS管P13的栅极、第九PMOS管P9的栅极和第十PMOS管P10的栅极连接，第十三PMOS管P13的漏极和第十四PMOS管P14的源极连接，第十四PMOS管P14的漏极与第五PMOS管P5的源极和第六PMOS管P6的源极连接；第七PMOS管P7的源极与第九PMOS管P9的漏极连接，第八PMOS管P8的源极和第十PMOS管P10的漏极连接；第八PMOS管P8的漏极和第十NMOS管N10的漏极连接作第一运算放大器AMP1的输出端；第九PMOS管P9的源极、第十PMOS管P10的源极、第十一PMOS管P11的源极、第十三PMOS管P13的源极和所有PMOS管的衬底均连接电源VDD；第一偏置电流源Ibias1的负极、第八NMOS管N8的源极、第九NMOS管N9的源极和所有NMOS管的衬底均接地GND。第二运算放大器AMP2和第一运算放大器AMP1的结构相同，具体结构如本发明上面所述的第一运算放大器AMP1的结构，在次不再赘述。如图5所示，第三运算放大器AMP3包括第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第十九PMOS管P19、第二十PMOS管P20、第二十一PMOS管P21、第二十二PMOS管P22、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第十四NMOS管N14、第十五NMOS管N15、第十六NMOS管N16、第十七NMOS管N17、第十八NMOS管N18、第十九NMOS管N19、第二十NMOS管N20、第六电阻R6、第七电阻R7和第二偏置电流源Ibias2；其中，第十一NMOS管N11的栅极为第三运算放大器AMP3的同向输入端、漏极与第十五PMOS管P15的源极和第十八PMOS管P18的漏极连接、源极与第十二NMOS管N12的源极和第十四NMOS管N14的漏极连接，第十二NMOS管N12的栅极为第三运算放大器AMP3的反向输入端、漏极与第十六PMOS管P16的源极和第十七PMOS管P17的漏极连接；第十七PMOS管P17的栅极、第十八PMOS管P18的栅极、第二十PMOS管P20的栅极、第十九PMOS管P19的栅极和漏极与第二十一PMOS管P21的源极连接，第十五PMOS管P15的栅极、第十六PMOS管P16的栅极、第二十二PMOS管P22的栅极、第二十一PMOS管P21的栅极和漏极与第二偏置电流源Ibias2的正极连接，第二十PMOS管P20的漏极与第二十二PMOS管P22的源极连接；第十三NMOS管N13的栅极、第十四NMOS管N14的栅极、第六电阻R6的一端和第二十二PMOS管P22的漏极连接，第十三NMOS管N13的源极和第十五NMOS管N15的漏极连接，第十三NMOS管N13的漏极、第六电阻R6的另一端、第十五NMOS管N15的栅极和第十六NMOS管N16的栅极连接，第十四NMOS管N14的源极和第十六NMOS管N16的漏极连接；第十七NMOS管N17的栅极、第十八NMOS管N18的栅极、第七电阻R7的一端和第二十二PMOS管P22的漏极连接，第十七NMOS管N17的源极和第十九NMOS管N19的漏极连接，第十七NMOS管N17的漏极、第七电阻R7的另一端、第十九NMOS管N19的栅极和第二十NMOS管N20的栅极连接，第十八NMOS管N18的源极和第二十NMOS管N20的漏极连接；第十六PMOS管P16的漏极和第十八NMOS管N18的漏极连接作第三运算放大器AMP3的输出端；第十七PMOS管P17的源极、第十八PMOS管P18的源极、第十九PMOS管P19的源极、第二十PMOS管P20的源极和所有PMOS管的衬底均接电源VDD；第二偏置电流源Ibias2的负极、第十五NMOS管N15的源极、第十六NMOS管N16的源极、第十九NMOS管N19的源极、第二十NMOS管N20的源极和所有NMOS管的衬底均接地。本发明的工作原理和流程为：为了方便说明，下面的内容中第一镜像电流为恒定镜像电流源，第二镜像电流为受控镜像电流沉。第一跨导放大器将输入电压信号Vref转化为电流I1，我们考虑第一运算放大器AMP1的增益足够大，输出电流第二电容C2的作用是降低环路主极点的频率，使相位裕度达到60deg。PMOS管P1至P4所构成的电路为威尔逊电流镜，为恒定镜像电流源，它的目的是将电流I1进行精确的放大，并且提供一个很大的输出电阻。其威尔逊电流镜输出电阻表达式为Rout＝ro3.(1+gm3.ro4)。第二跨导放大器中的第二运算放大器AMP2与第一跨导放大器中的第一运算放大器AMP1的设计完全相同，因为这样可以使得恒定镜像电流源与受控镜像电流沉的输入尽可能的对称，以减小误差放大器的输入失调电压。第二跨导放大器将输入电压信号Vin转化为电流I4，同样我们考虑运放第二运算放大器AMP2的增益足够大，输出电流第三电容C3的作用是降低环路主极点的频率，使相位裕度达到60deg。第三运算放大器AMP3的作用是通过电流采样电压求和负反馈，将I2精确复制到NMOS管构成的威尔逊电流源的输入电流I3，其中I4＝I3＝I2。并通过威尔逊电流源输出，达到与镜像电流源电路匹配的目的。恒定镜像电流源输出电流Isource与受控镜像电流沉输出电流Isink会进行电流比较，并对第一电容C1充电或放电，从而改变误差放大器输出端Vea电压。综上可以看出，本发明的误差放大器结构新颖，通过镜像电流源和镜像电流沉的电流比较，对第一电容C1充放电来调节输出电压，提高了系统的响应速度和精度，增加了系统的稳定性。并且输入跨导恒定，输出电阻和低频增益在合适范围内，电源抑制比高，失调电压小，能有效锁定输出电压。