具有速率匹配的高计算效率的卷积编码的制作方法与工艺

技术总结
一种差错编码电路，包括：非系统性卷积编码器，用于对输入比特流进行编码以产生两组或更多组奇偶校验比特；交织器电路，用于对每组奇偶校验比特内的奇偶校验比特进行交织；以及速率匹配电路，用于输出选定数目的交织的按组排序的奇偶校验比特以获得期望码率。

技术研发人员：J-F.程
受保护的技术使用者：艾利森电话股份有限公司
文档号码：201310361555
技术研发日：2008.06.06
技术公布日：2017.03.01