一种高性能门控游标型时间数字转换器的制造方法
【专利摘要】本发明属于集成电路【技术领域】，具体为一种高性能门控游标型时间数字转换器。其包括：相频检测器，用于检测两路输入信号的上升沿并比较频率；模式判决器，根据输入信号的幅度自动选择量化模式；量化单元先通过一位DSSA结构实现第一级量化，再由Vernier?GRO对输入信号进行第二级量化；多相计数器，用来读取Vernier?GRO的量化结果；环路锁定加速单元，记录出现在TDC死区中的输入信号上升沿的数目和类别，对TDC输出进行校准；评估逻辑电路，对多相计数器输出进行加和操作，并根据PFD输出频率比较结果对TDC的输出进行原补码的变换。本发明得到的时间数字转换器分辨率高、测量范围大且采样速率大。
【专利说明】一种高性能门控游标型时间数字转换器
【技术领域】
[0001]本发明属于锁相环集成电路【技术领域】，具体涉及一种应用于小数分频全数字锁相环中的高性能门控游标型时间数字转换器(TDC)。
【背景技术】
[0002]时间数字转换器，能够测量信号间的微小时间间隔，在科学研究和工程【技术领域】有广泛应用，如高能物理中的粒子生命周期测量，激光探测，医疗成像，芯片上jitter测量，飞行时间(TOF)测量等等。随着微电子设计和工艺水平的不断提高，TDC的分辨率等性能指标随之提高，开始越来越多地应用在全数字锁相环中。全数字锁相环(ADPLL)相对于传统的模拟锁相环具有可移植性好，可集成度高等优势，是近年来的一个研究热点。TDC是ADPLL的重要组成部分，TDC把参考时钟信号REF和DCO反馈信号CKV的相位差转化为数字信号输出。ADPLL的带内相位噪声主要由TDC决定，TDC对带内相位噪声的贡献如式(I)所示，Δ tTDC代表TDC的分辨率，fEEF代表参考时钟频率，由式(I)可以看出高分辨率和高采样速率能够带来更小的相位噪声。此外，TDC还应具备足够的测量范围，在环路未锁定状态，TDC的输入信号幅度也非常大,例如,对于40MHz参考时钟的II型锁相环,最大幅度可达25ns，这时需要非常大的测量范围才能满足要求。综上，提高分辨率、采样速率和测量范围是TDC设计的主要目标。
[0003]
【权利要求】
1.一种高性能门控游标型时间数字转换器，其特征在于:包括相频检测器、模式判决器、量化单元、多相计数器、环路锁定加速单元和评估逻辑电路；其中: 相频检测器，用于检测两路输入信号的上升沿并比较它们的频率； 模式判决器，根据输入信号的幅度自动选择量化模式； 量化单元，包括一位自选择逐次逼近结构和游标门控环形振荡器，游标门控环形振荡器包括一个相位比较器阵列、一个快速门控环形振荡器和一个慢速门控环形振荡器；输入信号通过量化单元的一位自选择逐次逼近结构实现第一级量化，一位DSSA输出EN_S和EN_F信号，作为两个门控环形振荡器即快速门控环形振荡器和慢速门控环形振荡器的振荡使能信号；游标门控环形振荡器根据时延单元的延时值或延时差值对输入信号进行第二级量化； 多相计数器，用来读取游标门控环形振荡器的量化结果； 环路锁定加速单元，用于记录出现在TDC复位过程中的输入信号上升沿的数目和类别。 评估逻辑电路，用于对多相计数器输出进行加和操作，其将两级量化结果合并，并根据相频检测器输出的频率比较结果对TDC的输出进行原补码的变换，最后再根据环路锁定加速单元的记录结果对TDC输出进行校准。
2.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于:所述模式判决器由一位delay-line TDC和两位状态机组成；所述一位delay-line TDC的输入端接模式判决器的两路输入信号，输出端接两位状态机的第一输入端；两位状态机的第二输入端接参考时钟，两位状态机的输出端即为模式判决器的输出端。
3.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于:所述量化单元由mode的逻辑值决定量化时是粗量化或者细量化。
4.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于:游标门控环形振荡器中的相位比较器阵列由两个单脉冲发生电路、一个SR锁存器和两个二输入与门和两个反相器组成；所述单脉冲发生电路分为第一单脉冲发生电路和第二单脉冲发生电路；其中:所述第一单脉冲发生电路的输入端接相位比较器的第一输入信号，输出端接SR锁存器的输入端S和第一反相器的输入端；所述第二单脉冲发生电路的输入端接相位比较器的第二输入信号，输出端接SR锁存器的输入端R和第二反相器的输入端；所述第一二输入与门电路的第一输入端接第一反相器的输出端，第二输入端接锁存器的输出端Q ;所述第二二输入与门电路的第一输入端接第二反相器的输出端，第二输入端接SR锁存器的输出端QB ;第一二输入与门的输出端即为相位比较器的输出端。
5.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于:多相计数器由带异步复位功能的TSPC寄存器构成。
6.根据权利要求5所述的高性能门控游标型时间数字转换器，其特征在于:所述带异步复位功能的TSPC寄存器通过在TSPC正沿触发寄存器结构中加入一个上拉PMOS晶体管和一个下拉NMOS晶体管获得；其包括第一 PMOS晶体管、第二 PMOS晶体管、上拉PMOS晶体管和下拉NMOS晶体管；所述TSPC正沿触发寄存器结构中从左至右栅极接时钟信号的晶体管分别为第一 PMOS晶体管和第二 PMOS晶体管；所述上拉PMOS晶体管的源极和衬底接电源，栅极接复位信号，漏极接第二 PMOS晶体管的源极；所述下拉NMOS晶体管的源极和衬底接地，栅极接复位信号，漏极接第二 PMOS晶体管的漏极。
7.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于:环路锁定加速单元由两个门控时钟电路和两个三位二进制加法计数器组成；所述门控时钟分别为第一门控时钟电路和第二门控时钟电路；所述两个三位二进制加法计数器分别为第一计数器和第二计数器；其中: 所述第一门控时钟电路中，其第一输入端接单元第一路输入信号，第二输入端接TDC复位信号，第三、四、五输入端分别接第一计数器的输出端；所述第二门控时钟电路中，其第一输入端接单元第二路输入信号，第二输入端接TDC复位信号，第三、四、五输入端分别接第二计数器的输出端；第一、二计数器的时钟输入端分别接第一、二门控时钟电路的输出端；两个计 数器的输出端即为单元输出端。
【文档编号】H03M1/50GK103795406SQ201410032385
【公开日】2014年5月14日 申请日期:2014年1月23日 优先权日:2014年1月23日
【发明者】李巍, 高源培 申请人:复旦大学