一种基于双锁相环的宽带捷变频频率源的制作方法
【专利摘要】本发明公开了一种基于双锁相环的宽带捷变频频率源，包括晶体振荡器、第一级锁相环部分、分频滤波部分、第二级锁相环部分和可控分频部分；晶体振荡器向第一级锁相环部分提供参考信号；第一级锁相环部分根据晶体振荡器提供的参考信号进行选频；分频滤波部分对第一级锁相环部分选出的频点进行分频，获得第二级锁相环部分的参考信号；第二级锁相环部分根据分频滤波部分提供的参考信号进行捷变频调制、宽带调频，获得宽带调频信号；可控分频部分对宽带调频信号的频率带宽进行扩展，以获得所需频率带宽的输出信号。本发明实现了低杂散、宽频带、捷变频的设计目标，可以改善杂散指标、缩短系统锁定时间，提高系统的可靠性，有极好的经济效益和应用前景。
【专利说明】一种基于双锁相环的宽带捷变频频率源
【技术领域】
[0001]本发明涉及频率源设计领域，尤其涉及一种基于双锁相环的宽带捷变频频率源。【背景技术】
[0002]随着现代通信技术的发展，频率源在通信中的作用越来越重要。在通信雷达、无线通信、微波测试设备和频谱监测等系统的射频前端中，都需要使用宽频带、低杂散、低相位噪声的微波频率源来提高系统的抗干扰能力以及通信的保密能力。微波频率源是一个微波系统的心脏，它决定了系统性能的好差。在高精度测距雷达上，微波频率源就决定了雷达距离分辨率等指标。随着信号源、频谱分析仪、矢量网络分析仪等射频微波测试设备的发展，对频率源的各方面指标都提出了越来越高的要求。因此，研究宽频带、低相噪、低杂散的微波频率源具有非常重要的意义。
[0003]频率源中多用到频率合成技术。随着技术的发展，许多的新技术被融合在一起用到了频率合成器中，其中使用较为广泛的是直接频率合成技术(DDS)和锁相环技术(PLL)。这些技术使得频率源能够产生很多种能够满足各种需求的频率信号，同时也伴随着一些问题，比如杂散。而一般情况下，杂散只能依靠在频率源中选择特定的频率点或者使用滤波器来虑除。所以，在使用这些技术的同时要合理设计方案综合考虑指标满足设计需求。
【发明内容】
[0004]为了克服现有技术中存在的不足，本发明提供一种基于双锁相环的宽带捷变频频率源，通过第一级和第二级锁相环的配合很好的实现了低杂散、宽频带、捷变频的设计目标，可以改善杂散指标、缩短系统锁定时间，提高系统的可靠性，有极好的经济效益和应用前景。
[0005]为实现上述目的，本发明采取如下技术方案:
[0006]一种基于双锁相环的宽带捷变频频率源，该频率源包括晶体振荡器、第一级锁相环部分、分频滤波部分、第二级锁相环部分和可控分频部分；所述晶体振荡器用于向第一级锁相环部分提供参考信号；所述第一级锁相环部分用于根据晶体振荡器提供的参考信号进行选频；所述分频滤波部分用于对第一级锁相环部分选出的频点进行分频，获得第二级锁相环部分的参考信号；所述第二级锁相环部分用于根据分频滤波部分提供的参考信号进行捷变频调制、宽带调频，获得宽带调频信号；所述可控分频部分对宽带调频信号的频率带宽进行扩展，以获得所需频率带宽的输出信号。
[0007]更进一步的，第一级锁相环部分包括锁相环芯片、三阶无源环路滤波器、窄带压控振荡器和功分器；所述锁相环芯片电荷泵输出后与三阶无源环路滤波器相连，从而将晶体振荡器输入的参考信号转化为平均电压信号输出，所述窄带压控振荡器根据平均电压信号生成所需频点对应的频率信号，所述功分器将窄带压控振荡器生成的频率信号一路送入分频滤波部分，另一路反馈至锁相环芯片。本发明选择无源环路滤波器，可以避免环路滤波中有源器件引入噪声导致的相噪恶化[0008]更进一步的，晶体振荡器为高稳定度的恒温晶振，输出频率为100MHz，相位噪声达到155dBc/HZ@lkHZ。所述晶体振荡器提供的参考信号为IOOMHz参考信号，所述第一级锁相环部分选频后输出2400MHz或者2500MHz频率信号。
[0009]更进一步的，分频滤波部分包括分频器、放大器和滤波器，第一级锁相环部分选出的频点经分频器分频、放大器信号放大和滤波器滤波后生成第二级锁相环部分参考信号。
[0010]更进一步的，分频器为50分频器，通过2分频器和25分频器并联方式实现，所述滤波器为7阶椭圆滤波器，所述第二级锁相环部分参考信号频率为48MHz或者50MHz，所述放大器增益为15dB。
[0011]更进一步的，第二级锁相环部分包括锁相环芯片、三阶有源环路滤波器、电压预置电路和宽带压控振荡器；所述锁相环芯片电荷泵输出后与三阶有源环路滤波器相连，从而将分频滤波部分输入的参考信号转化为平均电压信号输出；所述电压预置电路将平均电压信号变换为宽带电压信号，所述宽带压控振荡器根据宽带电压信号生成宽带调频信号，所述宽带调频信号一路经二分频器反馈至锁相环芯片，另一路输入可控分频部分。
[0012]更进一步的，电压预置电路在FPGA芯片控制下将平均电压信号变换为宽带电压信号。
[0013]更进一步的，宽带压控振荡器采用HMC587LC4B芯片，HMC587LC4B芯片的带宽可达到 5-10GHz，相位噪声可达到-95dBc/Hz@100kHz。
[0014]更进一步的，锁相环芯片采用Hittite的低相位噪声锁相环芯片HMC701LP6C。它具有小数分频的功能，可以实现最小3Hz的分辨率。它还具有优秀的低相位噪声性能，在小数分频输出6GHz，鉴相频率为50MHz的情况下，相位噪声可达到-103dBc/Hz@20kHz (小数模式)-110dBc/HZ@20kHZ (整数模式)。在设计中还应用到了它的快速锁定功能，可以大大加快电路的捷变频能力。
[0015]更进一步的，可控分频部分包括可控分频器，所述可控分频器包括1、2、4、8四种分频形式。
[0016]有益效果:(1)本发明通过第一级和第二级锁相环的配合改善杂散指标、缩短系统锁定时间，提高系统的可靠性，有极好的经济效益和应用前景，特别适用于军用雷达、无线通信和电子侦测及对抗等系统，以及各种射频微波测试仪器的设计。(2)本发明第一级锁相环主要进行选频，选择出锁定后性能指标最好的几个频点，然后经过分频作为第二级锁相环的参考信号，给第二级锁相环提供良好的基准。第二级锁相环主要实现宽带功能，其中使用了宽带压控振荡器VC0，并加入了电压预置电路使系统达到宽带调频功能的同时具有捷变频的能力，以实现本频率源宽带捷变频的性能。(3)本发明在两级锁相环均采用Hittite的低相位噪声锁相环芯片HMC701LP6C。它具有小数分频的功能，可以实现最小3Hz的分辨率。它还具有优秀的低相位噪声性能，在小数分频输出6GHz，鉴相频率为50MHz的情况下，相位噪声可达到-103dBc/Hz@20kHz (小数模式)-110dBc/Hz@20kHz (整数模式)。在设计中还应用到了它的快速锁定功能，可以大大加快电路的捷变频能力。(4)本发明第一级锁相环和第二级锁相环路采用高阶滤波器，在保证相同的鉴相杂散抑制的同时，可以允许更宽的环路带宽和更高的鉴相频率，降低了分频比，从而改善锁相环的带内相位噪声性能。
【专利附图】
【附图说明】[0017]图1为本发明提供的两级锁相环结构图。
[0018]图2为本发明提供的以HMC701LP6C为核心的两级锁相环结构图。
[0019]图3为第一级锁相环路部分的结构框图。
[0020]图4为分频滤波部分电路结构框图。
[0021]图5为本发明采用的HMC361S8芯片噪声基底仿真图。
[0022]图6为本发明提供的椭圆滤波器电路图。
[0023]图7为椭圆滤波器电路S参数仿真曲线。
[0024]图8为第二级锁相环路部分的结构框图。
[0025]图9为带有电压预置电路的第二级锁相环路部分结构图。
[0026]图10为电压预置电路结构图。
[0027]图11为可控分频部分频带展宽的原理框图。
【具体实施方式】
[0028]下面结合附图对本发明作更进一步的说明。
[0029]如图1所示，发明提供的一种基于双锁相环的宽带捷变频频率源，它主要由第一级锁相环部分、分频滤波部分、第二级锁相环部分及最后的可控分频部分。第一级锁相环主要进行选频，选择出锁定后性能指标最好的几个频点，然后经过分频作为第二级锁相环的参考信号，给第二级锁相环提供良好的基准。第二级锁相环主要实现宽带功能，其中使用了宽带压控振荡器VC0，并且加入了电压预置电路使系统达到宽带调频功能的同时具有捷变频的能力。通过第一级和第二级锁相环的配合很好的实现了低杂散、宽频带、捷变频的设计目标。
[0030]本发明综合考虑成本和性能，在两级锁相环均采用Hittite的低相位噪声锁相环芯片HMC701LP6C。它具有小数分频的功能，可以实现最小3Hz的分辨率。它还具有优秀的低相位噪声性能，在小数分频输出6GHz，鉴相频率为50MHz的情况下，相位噪声可达到-103dBc/Hz@20kHz (小数模式)-110dBc/Hz@20kHz (整数模式)。在设计中还应用到了它的快速锁定功能，可以大大加快电路的捷变频能力。以HMC701LP6C为核心的两级锁相环结构如图1所示。
[0031 ] (I)第一级锁相环设计
[0032]第一级锁相环的结构框图如图3所示，由恒温晶振产生的IOOMHz的参考信号首先进入到第一级的锁相环作为第一级锁相环部分的基准频率。由于此IOOMHz信号是整个电路的基准，因此对它的性能要求很高。本实例采用高稳定度的恒温晶振，输出频率为100MHz，相位噪声达到155dBc/HZ@lkHZ。根据相位噪声原理，IOGHz频率时的相位噪声最理想可达到115dBc/HZ@lkHZ，但考虑各方面因素导致的指标恶化，本发明认为IOGHz频率时的相位噪声可满足90dBc/Hz@lkHz。
[0033]本发明在设计时，对HMC701LP6C的工作模式选择整数分频模式和电荷泵输出。锁相环芯片HMC701LP6C电荷泵输出后与低通滤波器相连，从而将参考信号转化为平均电压输出，此平均电压一般是通过低通滤波器的电容进行电荷积累产生，并且低通滤波器同时对噪声及鉴相输出的纹波等干扰进行抑制。电荷泵输出和鉴相器直接输出不同，它把输出转化为误差电流而不是误差电压，具有低功耗、高速、低抖动等优秀特点。又因为电荷泵输出增益高，所以在设计中低通滤波器选择无源环路滤波器，可以避免环路滤波中有源器件引入噪声导致的相噪恶化。而高阶环路滤波器可在保证相同的鉴相杂散抑制的同时，可以允许更宽的环路带宽和更高的鉴相频率，降低了分频比，从而改善锁相环的带内相位噪声性能，因此第一级锁相环路采用三阶无源环路滤波器。
[0034]压控振荡器VCO随着调谐带宽的变大，品质因数会降低，导致频率稳定度下降，因此窄带压控振荡器VCO比宽带压控振荡器VCO具有更好的频率稳定度。为了保证很高的频率稳定度，第一级锁相环路采用窄带压控振荡器VC0。
[0035]提高鉴相频率在一定程度上会造成鉴相器噪声恶化，但同时也降低了分频比。相比于提高鉴相频率所带来的噪声恶化量，降低分频比所带来的噪声改善更好些。所以提高鉴相频率也能降低锁相环的相位噪声。因此选择锁相环芯片HMC701LP6C整数模式下的最高鉴相频率IOOMHz，根据窄带压控振荡器VCO的带宽，分频比可选择24或者25。第一级输出频率可以是2400MHz或者2500MHz。
[0036](2)分频滤波部分设计
[0037]这部分电路起着衔接两级锁相环路的作用，所以在处理第一级输出信号的过程中要着重考虑降低噪声、抑制谐波及控制功率等方面设计。分频滤波部分电路的结构框图如图4所示。
[0038]首先对第一级输出信号进行50分频得到48MHz或者50MHz的信号。为了实现50分频，设计中使用两级分频，先进行2分频，然后进行25分频。分频器的噪声会影响到分频之后的信号性能，因此要选择噪声基底比较低的分频器。其中2分频器选择Hittite公司的HMC361S8，它的噪声基底如图5所示达到148dBc/Hz@100kHz，其单边带相位噪声参数PIN=OdBm, T=25。。。
[0039]由于分频器的噪声基底比较低，因此在分频之后基本可实现相位噪声比分频之前改善201g(N)。分频之后功率在_13dBm，如果直接进行滤波，进行损耗之后功率将更小。而HMC701LP6C需要的参考信号功率必须达到_6dBm以上，因此分频之后需要放大，将功率满足后端的输入要求。且放大器增益至少需要IOdB以上。为了使后端功能最佳，放大器增益最好为15dB左右，将功率放大至2dBm左右。由于放大器会引入噪声，因此最好选用低噪声放大器，在保证增益的同时尽可能少的引入噪声。
[0040]放大之后最好进行滤波，将谐波和杂波就行抑制，降低信号的杂散。本实例根据目标设计采用7阶椭圆滤波器，在ADS软件中的电路结构和仿真曲线如图6、7所示，由图6可以看到当48MHz信号经过此滤波器的时候，损耗较小且对高频杂波及谐波抑制较好，满足设计目标。
[0041 ] (3)第二级锁相环路设计
[0042]第二级锁相环路主要实现宽带调频、捷变频的性能。第二级的锁相环芯片仍然采用HMC701L06C。由于要实现宽带调频的性能，因此必须选择宽带的压控振荡器VC0。根据设计需求采用HMC587LC4B。这款压控振荡器VCO的带宽可达到5_10GHz，相位噪声可达到-95dBc/HZ@100kHZ。并且在压控振荡器前加入相位预置电路，增强环路的捷变频能力。第二级锁相环路的结构框图如图8所示。
[0043]第二级锁相环路的调谐带宽达到5GHz，因此需要的调谐电压范围也很宽，需要
0.2V-13.3V。而锁相环芯片HMC701L06C电荷泵的最大输出电压为5V，因此需要使用有源环路滤波器来增大调谐电压范围。因为采用多阶极点可以改善有源滤波器的性能，通常有源环路滤波器常选择二阶以上，为兼顾锁相环路的杂散抑制和环路带宽，本实例采用三阶有源环路滤波器。
[0044]为了增强频率源的捷变频能力，加快环路的锁定，在环路中还加入了电压预置功能。在运放和压控振荡器VCO调谐电压端口之间加入预置功能电路，其中电压预置电路如图10所示，使运放输出端的电压基本保持不变，通过FPGA程序配置，改变压控振荡器VCO调谐电压，使输出所需频点，具体带有电压预置电路的第二级锁相环路部分结构如图9所
/Jn ο
[0045]从带有电压预置电路的第二级锁相环路部分可以看出，当运放后端电压不变而配置参数改变时，压控振荡器VCO调谐电压也随着改变。设计中设置运放后端电压较大，然后通过配置使电压分压以得到我们所需的电压，进而得到期望的压控振荡器VCO输出频率。
[0046](4)频带展宽部分
[0047]从第二级环路输出的频率为5-l0GHz，需要展宽频带以达到1-10Hz的宽带调频。因此为了展宽频带，设计中使用现有可控分频器。通过程序配置分频器以实现1、2、4、8四种分频形式。频带展宽的原理框图如图11所示。
[0048]频带展宽之后即实现1-10GHz的宽带调频。且输出频率可达到2dBm。并且通过测试测得 IOGHz 时的相位噪声为 88dBc/Hz@lkHz、96dBc/Hz@10kHz、98dBc/Hz@100kHz。满足设计指标。
[0049]本实例设计的宽带捷变频频率源指标如下:
[0050]表1设计指标
【权利要求】
1.一种基于双锁相环的宽带捷变频频率源，其特征在于:该频率源包括晶体振荡器、第一级锁相环部分、分频滤波部分、第二级锁相环部分和可控分频部分；所述晶体振荡器用于向第一级锁相环部分提供参考信号；所述第一级锁相环部分用于根据晶体振荡器提供的参考信号进行选频；所述分频滤波部分用于对第一级锁相环部分选出的频点进行分频，获得第二级锁相环部分的参考信号；所述第二级锁相环部分用于根据分频滤波部分提供的参考信号进行捷变频调制、宽带调频，获得宽带调频信号；所述可控分频部分对宽带调频信号的频率带宽进行扩展，以获得所需频率带宽的输出信号。
2.根据权利要求1所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述第一级锁相环部分包括锁相环芯片、三阶无源环路滤波器、窄带压控振荡器和功分器；所述锁相环芯片电荷泵输出后与三阶无源环路滤波器相连，从而将晶体振荡器输入的参考信号转化为平均电压信号输出，所述窄带压控振荡器根据平均电压信号生成所需频点对应的频率信号，所述功分器将窄带压控振荡器生成的频率信号一路送入分频滤波部分，另一路反馈至锁相环芯片。
3.根据权利要求1或2所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述晶体振荡器为恒温晶振，所述晶体振荡器提供的参考信号为IOOMHz参考信号，所述第一级锁相环部分选频后输出2400MHz或者2500MHz频率信号。
4.根据权利要求1所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述分频滤波部分包括分频器、放大器和滤波器，第一级锁相环部分选出的频点经分频器分频、放大器信号放大和滤波器滤波后生成第二级锁相环部分参考信号。
5.根据权利要求4所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述分频器为50分频器，通过2分频器和25分频器并联方式实现，所述滤波器为7阶椭圆滤波器，所述第二级锁相环部分参考信号频率为48MHz或者50MHz，所述放大器增益为15dB。
6.根据权利要求1所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述第二级锁相环部分包括锁相环芯片、三阶有源环路滤波器、电压预置电路和宽带压控振荡器；所述锁相环芯片电荷泵输出后与三阶有源环路滤波器相连，从而将分频滤波部分输入的参考信号转化为平均电压信号输出；所述电压预置电路将平均电压信号变换为宽带电压信号，所述宽带压控振荡器根据宽带电压信号生成宽带调频信号，所述宽带调频信号一路经二分频器反馈至锁相环芯片，另一路输入可控分频部分。
7.根据权利要求6所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述电压预置电路在FPGA芯片控制下将平均电压信号变换为宽带电压信号。
8.根据权利要求6所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述宽带压控振荡器采用HMC587LC4B芯片。
9.根据权利要求2或6所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述锁相环芯片采用HMC701L06C芯片。
10.根据权利要求1所述的一种基于双锁相环的宽带捷变频频率源，其特征在于:所述可控分频部分包括可控分频器，所述可控分频器包括1、2、4、8四种分频形式。
【文档编号】H03L7/18GK103795410SQ201410037066
【公开日】2014年5月14日 申请日期:2014年1月24日 优先权日:2014年1月24日
【发明者】姚兴强, 李跃进 申请人:南京熊猫电子股份有限公司, 南京熊猫通信科技有限公司, 南京熊猫汉达科技有限公司