包含相关系统、装置及方法的功率放大器模块的制作方法

包含相关系统、装置及方法的功率放大器模块的制作方法
【专利摘要】本发明涉及包含相关系统、装置及方法的功率放大器模块，其包含：功率放大器，其包含GaAs双极晶体管，所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极，所述集极在与所述基极的结处具有至少约3×1016cm-3的掺杂浓度，所述集极还具有其中掺杂浓度远离所述基极增加的至少第一分级；及RF发射线，其由所述功率放大器驱动，所述RF发射线包含导电层及所述导电层上的表面处理镀层，所述表面处理镀层包含金层、接近所述金层的钯层及接近所述钯层的扩散势垒层，所述扩散势垒层包含镍且具有小于约镍在0.9GHz下的集肤深度的厚度。本发明还提供所述模块的其它实施例连同其相关方法及组件。
【专利说明】包含相关系统、装置及方法的功率放大器模块
[0001] 分案申请的相关信息
[0002] 本申请是国际申请号为PCT/US2013/045742,申请日为2013年6月13日，优先权 日为2012年6月14日，发明名称为"包含相关系统、装置及方法的功率放大器模块"的PCT 申请进入国家阶段后申请号为201380001003. 0的中国发明专利申请的分案申请。
[0003] 相关申请案夺叉参考
[0004] 本申请案主张来自2012年6月14日提出申请的美国临时申请案61/659, 848的 优先权权益。

【技术领域】
[0005] 本发明一般来说涉及功率放大器，且明确地说涉及功率放大器模块。更具体来说 但不限定于根据最佳实践模式描述的下文中的特定实施例，本发明涉及供在无线通信中使 用的功率放大器模块且包含相关的系统、装置及方法。

【背景技术】
[0006] 移动装置中可包含功率放大器以放大RF信号以供经由天线发射。举例来说，在具 有时分多址（TDMA)架构（例如全球移动通信系统（GSM)中所找到的所述架构）、码分多址 (CDMA)及宽带码分多址（W-CDMA)系统的移动装置中，可使用功率放大器来放大具有相对 低功率的RF信号。管理RF信号的放大可为重要的，这是因为所要发射功率电平可取决于 用户远离基站及/或移动环境多远。功率放大器还可用以帮助随时间调节RF信号的功率 电平，以便在经指派接收时槽期间阻止发射信号干扰。
[0007] 功率放大器的电力消耗及与其相关联的功率附加效率（PAE)可为重要考虑。鉴于 与提供声音、数据及系统控制的无线通信相关联的日益增加的要求，需要经改进功率放大 器、功率放大器模块以及与其相关的装置、系统及方法。此外，需要具有经改进功率效率的 功率放大器。
[0008] 本发明的某些特定方面涉及集成电路封装领域，且更明确地说涉及形成用于封装 射频（RF)集成电路（1C)的线接合垫的系统及方法。
[0009] 将硅或其它半导体晶片制作成集成电路，如1C制作领域的技术人员已知。将1C 接合并电连接到具有若干电及金属迹线层的载体或衬底，且进行封装以供使用。将表面电 镀材料电镀到铜迹线的顶部层上以在1C与衬底之间提供电连接点，从而准许1C与外部世 界介接。传统上，镍/金（Ni/Au)已经是用于RFIC产品的标准表面电镀材料，且在特定情 形中，RFIC线接合到电镀于衬底的表面上的Ni/Au线接合垫以形成RFIC与其封装的电连 接。然而，金价格的增加已增加与Ni/Au表面镀层相关联的封装成本。
[0010] 本发明的其它特定方面涉及集成电路布局及封装领域，且更明确地说涉及射频 (RF)集成电路（1C)的布局及封装的系统及方法。
[0011] 本发明的又一些方面更明确地说涉及双极晶体管及包含双极晶体管的产品。双极 晶体管（例如异质结双极晶体管（HBT))实施于各种各样的应用中。此些双极晶体管可形 成于半导体衬底（例如砷化镓（GaAs)衬底）上。双极晶体管的一种说明性应用是在功率 放大器系统中。随着技术演进，功率放大器系统的规范已变得满足起来更苛刻。
[0012] 如上文所指示，功率放大器性能的一个方面是线性。线性性能的量度可包含沟道 功率比（例如邻近沟道功率比（ACPR1)及替代沟道功率比（ACPR2))及/或沟道泄漏功率 比（例如邻近沟道泄漏功率比（ACLR1)及替代沟道泄漏功率比（ACLR2))。ACPR2及ACLR2 可称为第二沟道线性量度。ACPR2值与ACLR2值可在以与所关注频率具有约1. 98MHz的偏 移测量时相对应。
[0013] 按惯例，文献中的多数出版物已集中于ACPR1及ACLR1线性量度，且极少出版关于 ACRP2或ACLR2的出版物。来自行业的最近ACPR2及ACLR2系统规范已特别难以满足，尤其 在满足与RF增益相关的其它系统规范时更如此。因此，在包含双极晶体管的系统（例如功 率放大器系统）中需要经改进线性。
[0014] 本发明的再一些方面涉及用于功率放大器的双模式数字控制接口。
[0015] 若干个电子装置（包含无线装置）可具有由前端组件控制或设定的一个或一个以 上组件。举例来说，功率放大器可由功率放大器控制器设定或配置。在一些情形中，功率放 大器控制器可自身由另一接口组件基于装置的状态控制或配置。
[0016] 通常，装置内的各种组件将通过不同组织形成。为促进可通过不同组织设计的组 件之间的互通性，通常针对不同类型的装置及组件采用若干标准。随着技术进步，标准可改 变或可采用新标准。在一些情形中，较新标准与较旧标准不兼容。
[0017] 且本发明的再一些方面涉及异质结双极晶体管（HBT)功率放大器偏置电路。功率 放大器通常为可放大输入信号以产生显著大于所述输入信号的输出信号的有源元件。存在 许多类型的功率放大器且存在用以形成功率放大器的许多方式。举例来说，一些功率放大 器可使用异质结双极晶体管（HBT)形成。许多HBT功率放大器使用二极管堆叠偏置配置。 在一些此类配置中，二极管堆叠偏置配置展现对装置3的敏感性，此可导致放大器的大致 静态电流变化。此外，静态电流的变化可影响性能参数且可使产品良率降级。
[0018] 本发明的其它方面涉及理解在一些半导体材料系统中，可能将不同装置技术组合 于单个半导体裸片上以形成混合结构。举例来说，在特定材料系统中，可能将异质结双极晶 体管（HBT)与场效应晶体管（FET) -起集成于单个衬底上，以制作称为BiFET的结构。装置 (例如RF功率放大器）可使用BiFET技术制作以具有经增加设计灵活性。因此，包含HBT 及FET的BiFET功率放大器可有利地经设计以在比双极晶体管功率放大器低的参考电压下 操作。装置制造商特别关注可通过将FET集成到砷化镓（GaAs)HBT工艺中而形成的高功率 BiFET放大器。然而，用以将FET集成到GaAsHBT工艺中的先前尝试仅已产生n型FET装 置。
[0019] 因此，具有包含p型FET装置且可包含互补n型及p型FET装置的BiFET装置结 构将为合意的。
[0020] 且本文中所揭示的经改进技术的再一些方面涉及终止信号的谐波分量。在相对高 频率应用（例如射频（RF)应用）中，可发生不希望的信号反射及/或噪声。此不希望的信 号反射及/或噪声可在信号的基本频率及/或其它频率（例如信号的基本频率的谐波）下 发生。为减小信号反射及/或噪声的影响，可实施阻抗匹配。其中最小化不希望的信号反 射及/或噪声为有利的一种说明性应用为功率放大器系统。
[0021] 功率附加效率（PAE)为用于评定功率放大器的一个度量。另外，线性为用于评定 功率放大器的另一度量。PAE及/或线性可为顾客（例如原始装备制造商（OEM))通过其 确定购买哪些功率放大器的度量。例如，顾客可能由于PAE对顾客的产品的影响而不购买 具有低于特定电平的PAE的功率放大器。举例来说，较低PAE可减小电子装置（例如移动 电话）的电池寿命。然而，增强PAE可以不利地影响线性为代价。类似地，改进线性可致使 PAE的减少。同时，顾客希望具有高线性及高PAE的功率放大器。
[0022] 功率放大器的输出处的负载线可影响PAE及线性两者。一些常规功率放大器系统 已包含用以在功率放大器输出信号的基本频率下匹配功率放大器输出的阻抗且还用以执 行谐波终止的负载线。然而，已证明难以用最优化PAE及线性两者的方式匹配功率放大器 输出的基本频率的阻抗同时包含谐波终止。因此，需要改进功率放大器的线性及PAE两者。
[0023] 现在本发明的又一些方面涉及用于高性能射频应用的发射线。
[0024] 发射线可实施于多种背景中，例如在封装衬底或印刷电路板（PCB)上。多层层压 PCB或封装衬底广泛用于射频（RF)应用中。
[0025]RF电路（例如功率放大器、低噪声放大器（LNA)、混合器、电压控制振荡器（VC0)、 滤波器、开关及全部收发器）已使用半导体技术实施。然而，在RF模块（举例来说，包含功 率放大器、开关及/或滤波器的RF前端模块）中，单芯片集成可由于以不同半导体技术实 施不同块而为不实用的。例如，功率放大器可通过GaAs工艺形成，而相关控制及/或偏置 电路可通过CMOS工艺形成。
[0026] 长发射线及/或其它芯片上无源器件可消耗大的芯片面积。因此，可使用多芯片 模块（MCM)及/或系统级封装（SiP)组装技术来实现RF模块的低成本、小的大小及/或高 性能。层压技术可用于MCM组装，其中在层压衬底上实施发射线。此些发射线中的导体损 耗可对MCM中的元件中的任一者的性能具有显著影响。因此，层压电镀技术可显著影响RF 性能。
[0027] 层压技术的成本可通过用于性能及/或组装需要的选材带动。使用金（Au)线接合 来将RF电路元件连接到发射线的RFSiP可使用多种不同表面处理镀层（例如较低损耗、 较昂贵NiAu(举例来说，由于较厚Au)或较高损耗、较低廉NiPdAu)。因此，需要用于RF发 射线的具成本效益、高性能技术。
[0028] 且又一些方面涉及用于氮化钽终止的穿晶片通孔的设备及方法。在特定实施方案 中，氮化钽（TaN)终止层在砷化镓（GaAs)晶片的第一侧或前侧上形成，且金导电层在所述 TaN终止层上方形成。此后，穿晶片通孔被蚀刻到GaAs晶片的第二侧或背侧中以便延伸通 过GaAs晶片及TaN终止层的第一部分或内部分以到达金导电层。在特定实施方案中，穿晶 片通孔电镀有镍钒（NiV)势垒层、金种子层及铜层。在穿晶片通孔形成期间，TaN终止层的 第二部分或外部分被维持且经配置以环绕金导电层与铜层之间的界面以便抑制铜到GaAs 晶片中的扩散。
[0029] 相对于使用氮化硅终止及经溅镀势垒层的方案，TaN终止的穿晶片通孔可提供经 改进金属粘合及经减小铜迁移。此外，在特定实施方案中，使用TaN终止层来终止穿晶片通 孔可准许在不改变与在GaAs晶片的前侧上形成的晶体管结构相关联的制作或光刻掩模的 情况下移动穿晶片通孔的位置或定位。将穿晶片通孔配置为可在不改变与晶体管相关联的 光刻掩模的情况下移动可增加设计灵活性及/或减小与包含穿晶片通孔的集成电路设计 的渐进式调整（incrementalfix)或成品出厂检验（tape-out)相关联的时间及成本。
[0030] 除以上内容之外，本发明的又一些方面涉及经封装半导体结构，且更明确地说涉 及提供射频（RF)隔离及/或电磁辐射的结构。
[0031] 经封装半导体组件可包含封装内的集成式屏蔽技术。为形成屏蔽（其可称为"法 拉第笼（Faradaycage)"），可通过通孔将顶部层导电层电连接到底部导电层。例如，底部 导电层可为接地平面且通孔可将顶部导电层连接到接地。通孔可提供顶部导电层与底部导 电层之间的电连接，且还充当屏蔽自身的一部分。然而，通孔可消耗封装中的显著面积量。 同时，通孔可影响屏蔽的接地连接的强度。
[0032] 继以上内容，本发明的额外方面涉及半导体装置封装，且更明确地说涉及半导体 装置的电磁及/或射频干扰屏蔽。
[0033] 在射频（RF)通信系统中一般需要RF装置与由其它RF装置产生的电磁（射频） 干扰（EMI)隔离以便维持适当装置性能。类似地，RF装置通常需要与从环境接收或发射到 环境的电磁干扰隔尚。
[0034] 将RF装置与此电磁干扰隔离的传统方法为用通常称为"罐"的接地金属外壳覆盖 RF装置。然而，此解决方案为高成本的且缺少设计灵活性。另外，金属可给印刷电路板上的 装置占用面积添加显著大小，且还给印刷电路板添加重量。
[0035] 实施本发明的各个以下章节中所进一步详细描述的特征、属性或特性中的一者或 一者以上可实现功率放大器系统中的合意的线性及PAE。此外，在功率放大器系统中实施 以下揭示内容中所描述的一个或一个以上特征可实现通过其评定功率放大器的合意的F0M 及/或其它度量。虽然出于说明性目的而连同功率放大器模块一起描述本发明的一些特 征，但所属领域的技术人员应理解，本文中所描述的原理及优点可应用于功率放大器系统 的其它部分，例如在功率放大器裸片、供与功率放大器裸片一起使用的衬底及包含功率放 大器的无线通信装置中，以及在任何类似【技术领域】的技术人员应了解的任何及所有其它应 用中。


【发明内容】

[0036]I?介绍
[0037] 功率放大器可使具有相对低功率的射频（RF)信号的功率升压。此后，经升压RF 信号可用于多种目的，例如驱动发射器的天线。
[0038] 功率放大器可用于多种RF无线通信装置中。作为一个实例，功率放大器可包含于 移动电话中以放大RF信号以供发射。例如，在具有时分多址（TDMA)架构（例如全球移动 通信系统（GSM)中所找到的所述架构）、码分多址（CDMA)及宽带码分多址（W-CDMA)系统的 移动电话中，可使用功率放大器来放大RF信号。
[0039] 功率附加效率（PAE)为用于评定功率放大器的一个度量。线性是用于评定功率放 大器的另一度量。PAE及/或线性可为顾客通过其确定购买哪些功率放大器的度量。例如， 顾客可能由于PAE对顾客产品的影响而不购买具有低于特定电平的PAE的功率放大器。举 例来说，较低PAE可减小移动装置（例如移动电话）的电池寿命。举例来说，线性可由邻近 沟道功率比（ACPR)及/或替代沟道功率比（ACPR2)测量。同时实现高PAE及高线性可为 困难的。然而，顾客通常期望高PAE及高线性。优值（F0M)是可反映PAE及线性两者的一 个度量。
[0040]II.线接合垫系统及相关方法
[0041] 揭示用以通过使用镍/钯/金（Ni/Pd/Au)表面电镀材料用于RFIC产品而减小 RFIC封装的成本的系统及方法。为减少成本，Ni/Pd/Au表面镀层中的金层薄于Ni/Au表面 镀层中的金层。然而，Ni/Pd/Au由于薄钯层及金层以及镍的铁磁本质而具有比Ni/Au高得 多的射频薄片电阻。此贡献于RF信号上的减小的有效电流薄片厚度及增加的电流拥挤，且 可（在一些实施例中）导致比在行进通过电镀有Ni/Au的表面的RF信号上发现的RF损耗 多的行进通过电镀有Ni/Pd/Au的表面的RF信号的RF损耗。这些损耗可影响产品性能及 良率。
[0042] 揭示用以减小与用于RFIC的较低成本Ni/Pd/Au表面镀层相关联的RF损耗的其 它系统及方法。在设计布局的一些实施例中，线接合区中的RF线/迹线表面、边缘及侧壁 对电镀工艺开放且因此用Ni/Pd/Au表面处理层电镀。由于集肤效应及对行进通过经电镀 线接合区的RF电流的涡流电流效应，大多数RF电流在经电镀线接合区的迹线边缘及侧壁 上延续。由于大多数RF电流在迹线边缘及侧壁上延续，因此电镀迹线边缘及侧壁更多贡献 于RF损耗。为减小RF损耗，一些实施例重新配置焊料掩模以覆盖线接合区中的迹线边缘及 侧壁以使得迹线边缘及侧壁不用Ni/Pd/Au表面处理层电镀。围绕线接合区的不含Ni/Pd/ Au镀层的铜迹线边缘及侧壁给围绕Ni/Pd/Au线接合垫的RF电流提供低电阻性路径，且因 此，减小与RFIC衬底的Ni/Pd/Au表面镀层相关联的RF信号损耗。
[0043] 特定实施例涉及一种包含提供具有至少一个铜迹线的衬底的制作射频集成电路 (RFIC)模块的方法，所述铜迹线具有线接合表面。所述方法进一步包含直接在铜迹线的接 合表面上方形成线接合垫的焊料掩模开口，所述线接合垫具有至少一个边缘及至少一个侧 壁。所述方法进一步包含直接在线接合垫的至少一个边缘及至少一个侧壁上方形成焊料掩 模、用镍层电镀所述铜迹线、用钯层电镀所述镍层及用金层电镀所述钯层以形成镍/钯/金 线接合垫。所述镍/钯/金线接合垫具有不含镍、钯及金层的至少一个边缘及至少一个侧 壁。
[0044] 根据若干个实施例，本发明涉及一种用于射频集成电路（RFIC)模块的线接合垫。 所述线接合垫包含电镀于铜迹线的线接合表面上方的镍层，所述铜迹线在RFIC模块的衬 底的上部表面上形成。所述线接合垫进一步包含电镀于所述镍层上方的钯层及电镀于所 述钯层上方的金层。所述线接合垫具有线接合区、邻近于所述线接合区的至少一个边缘及 邻近于所述至少一个边缘的至少一个侧壁，所述至少一个边缘及所述至少一个侧壁不含镍 层、层及金层。
[0045] 根据各种实施例，一种用于制作射频集成电路（RFIC)模块的设备包含用于提供 具有至少一个铜迹线的衬底的构件（所述铜迹线具有线接合表面）及用于直接在所述铜迹 线的所述接合表面上方形成线接合垫的焊料掩模开口的构件，所述线接合垫具有至少一个 边缘及至少一个侧壁。所述设备进一步包含用于直接在所述线接合垫的至少一个边缘及至 少一个侧壁上方形成焊料掩模的构件、用于用镍层电镀铜迹线的构件、用于用钯层电镀所 述镍层的构件及用于用金层电镀所述钯层的构件以形成镍/钯/金线接合垫。所述镍/钯 /金线接合垫具有不含镍、钯及金层的至少一个边缘及至少一个侧壁。
[0046] 出于总结本发明的目的，本文中已描述本发明的特定方面、优点及新颖特征。应理 解，未必所有此些优点均可根据本发明的任何特定实施例实现。因此，本发明可以在不必须 实现如本文中可教示或建议的其它优点的情况下实现或最优化如本文中所教示的一个优 点或优点群组的方式体现或实施。
[0047]III.用于减小高RF损耗镀层的影响的设备及方法
[0048] 揭示用以通过使用镍/钯/金（Ni/Pd/Au)表面电镀材料用于RFIC产品而减小 RFIC封装的成本的系统及方法。为减少成本，Ni/Pd/Au表面镀层中的金层薄于Ni/Au表面 镀层中的金层。然而，Ni/Pd/Au由于薄钯层及金层以及镍的铁磁本质而具有比Ni/Au高得 多的射频薄片电阻。此贡献于RF信号上的减小的有效电流薄片厚度及增加的电流拥挤，且 可（在一些实施例中）导致比在行进通过电镀有Ni/Au的表面的RF信号上发现的RF损耗 多的行进通过电镀有Ni/Pd/Au的表面的RF信号的RF损耗。这些损耗可影响产品性能及 良率。
[0049] 揭示用以减小与用于RFIC的较低成本Ni/Pd/Au表面镀层相关联的RF损耗的其 它系统及方法。在设计布局的一些实施例中，线接合区中的RF线/迹线表面、边缘及侧壁 对电镀工艺开放且因此用Ni/Pd/Au表面处理层电镀。由于集肤效应及对行进通过经电镀 线接合区的RF电流的涡流电流效应，大多数RF电流在经电镀线接合区的迹线边缘及侧壁 上延续。由于大多数RF电流在迹线边缘及侧壁上延续，因此电镀迹线边缘及侧壁更多贡献 于RF损耗。为减小RF损耗，一些实施例重新配置焊料掩模以覆盖线接合区中的迹线边缘及 侧壁以使得迹线边缘及侧壁不用Ni/Pd/Au表面处理层电镀。围绕线接合区的不含Ni/Pd/ Au镀层的铜迹线边缘及侧壁给围绕Ni/Pd/Au线接合垫的RF电流提供低电阻性路径，且因 此，减小与RFIC衬底的Ni/Pd/Au表面镀层相关联的RF信号损耗。
[0050] 另外，揭示用以减小与裸片上电容器、电阻器、电感器或RFIC的其它无源装置的 高RF损耗接合垫相关联的RF损耗的系统及方法。在一些实施例中，RFIC包含裸片上电容 器、电阻器、电感器或其它无源装置。电容器或无源装置接合到携载RF电流的铜迹线。举 例来说，当使用高RF损耗接合垫（例如Ni/Pd/Au接合垫）来将无源装置连接到RFIC模块 的电路迹线时，高RF损耗接合垫在RF电流流动通过其时产生RF信号损耗。相对于RFIC 的RF信号输出放置裸片上电容器、电阻器、电感器或RF上部迹线的其它无源装置减小与裸 片上无源装置接合垫相关联的RF损耗。
[0051] 在特定实施例中，揭示一种经配置以减小信号损耗的电子电路模块。所述模块包 含具有输出信号及与所述输出信号相关联的电流的电子电路装置。所述电子电路装置包含 第一引线、第二引线及具有裸片上无源组件的集成电路裸片。所述电子电路模块进一步包 含衬底，所述衬底包含用于传导所述电流的迹线。所述迹线具有电连接到所述第一引线的 上行信号路径上的第一接合垫及电连接到所述第二引线的下行信号路径上的第二接合垫。 所述电子电路装置经配置以使得裸片上无源组件电连接到所述第一引线且输出信号电连 接到所述第二引线。借此引导所述电流远离所述第一接合垫。在一实施例中，所述电子电 路模块为射频集成电路模块且信号损耗为射频信号损耗。在另一实施例中，所述电子电路 装置为射频电子电路装置，所述输出信号为射频输出信号且所述电流为射频电流。
[0052] 根据若干个实施例，电子电路装置经配置以减小信号损耗。所述装置包含：集成电 路裸片，其具有裸片上无源组件；输出信号，其具有相关联电流；第一引线，其电连接到位 于衬底上的迹线的上行信号路径上的第一接合垫；及第二引线，其电连接到位于所述迹线 上的下行信号路径上的第二接合垫。所述电子电路装置经配置以使得裸片上无源组件电连 接到所述第一引线且输出信号电连接到所述第二引线。借此引导所述电流远离所述第一接 合垫。
[0053]根据各种实施例，揭示一种用于减小电子电路模块中的信号损耗的方法。所述方 法包含制作包含具有裸片上无源组件的集成电路裸片的电子电路装置及从所述电子电路 装置产生输出信号。所述输出信号具有相关联电流。所述方法进一步包含在所述电子电路 装置上形成第一引线及第二引线、在衬底上形成第一接合垫及第二接合垫及在所述衬底上 形成迹线以提供导电路径以在所述第一与第二接合垫之间传导电流。所述迹线具有与所述 第一接合垫相关联的上行信号路径及与所述第二接合垫相关联的下行信号路径。所述方法 进一步包含将所述第一引线电连接到所述第一接合垫、将所述第二引线电连接到所述第二 接合垫及将所述电子电路装置配置以使得裸片上无源组件电连接到所述第一引线且输出 信号电连接到所述第二引线。借此引导所述电流远离所述第一接合垫。
[0054]在一实施例中，揭示一种用于减小电子电路模块中的信号损耗的设备。所述设备 包含用于制作包含具有裸片上无源组件的集成电路裸片的电子电路装置的构件及用于从 所述电子电路装置产生输出信号的构件。所述输出信号具有相关联电流。所述设备进一步 包含用于在所述电子电路装置上形成第一引线及第二引线的构件、用于在衬底上形成第一 接合垫及第二接合垫的构件及用于在所述衬底上形成迹线以提供导电路径以在所述第一 与第二接合垫之间传导电流的构件。所述迹线具有与所述第一接合垫相关联的上行信号路 径及与所述第二接合垫相关联的下行信号路径。所述设备进一步包含用于将所述第一引线 电连接到所述第一接合垫的构件、用于将所述第二引线电连接到所述第二接合垫的构件及 用于将所述电子电路装置配置以使得裸片上无源组件电连接到所述第一引线且输出信号 电连接到所述第二引线的构件。借此引导所述电流远离所述第一接合垫。
[0055]出于总结本发明的目的，本文中已描述本发明的特定方面、优点及新颖特征。应理 解，未必所有此些优点均可根据本发明的任何特定实施例实现。因此，本发明可以在不必须 实现如本文中可教示或建议的其它优点的情况下实现或最优化如本文中所教示的一个优 点或优点群组的方式体现或实施。
[0056]IV.具有包括分级的集极的双极晶体管
[0057]技术方案中所描述的创新各自具有数个方面，所述技术方案中的单个技术方案均 不仅负责其合意的属性。在不限制本发明的范围的情况下，现在将简要论述一些突出特征。
[0058]本发明的一个方面是一种双极晶体管，所述双极晶体管包含集极、安置于所述集 极上方的基极及射极。所述集极在邻接所述基极的第一集极区域具有至少约3X1016cnT3的 掺杂浓度。所述集极还具有在所述第一集极区域下方的另一集极区域。另一集极区域包含 其中掺杂浓度远离所述第一集极区域增加的至少一个分级。
[0059]在特定实施例中，另一集极区域包含第一分级及其中掺杂浓度远离所述基极以不 同于所述第一分级中的速率增加的第二分级。根据这些实施例中的一些实施例，所述双极 晶体管可在围绕约833MHz为中心的频带内的频率下具有至少约29dBm的增益。根据若干 个实施例，在相同电流密度下，与不具有所述第二分级的相同晶体管相比，所述双极晶体管 的所述第二分级可经配置以增加所述双极晶体管的BvCEX。在各种实施例中，所述第一分 级中的掺杂浓度从比所述第一集极区域的所述掺杂浓度小约一数量级分级到小于所述第 一集极区域的所述掺杂浓度。根据这些实施例中的一些实施例，所述第二分级中的掺杂浓 度从所述第一分级中的约最大掺杂浓度分级到比所述第二分级下方的子集极的掺杂浓度 小至少约一个数量级的掺杂浓度。在一些实施例中，所述第一分级跨越接近所述第一集极 区域且具有比所述第一集极区域的厚度多大约两倍的厚度的第二集极区域。根据特定实施 例，所述第二分级跨越具有大于所述第一集极区域的厚度且小于所述第二集极区域的厚度 的厚度的第三集极区域。在各种实施例中，所述集极基本上由所述第一集极区域、所述第二 集极区域及所述第三集极区域组成。根据一些实施例，所述双极晶体管还包含在所述集极 下方的子集极。根据特定实施例，所述第一分级毗连所述第二分级且掺杂浓度在所述第一 分级与所述第二分级的边界的两侧上大约相同。
[0060] 在特定实施例中，所述第一集极区域的厚度选自约1000A到2000A的范围。 根据这些实施例中的一些实施例，所述第一集极区域的掺杂浓度选自约3X1016cnT3到 9X1016cm_3 的范围。
[0061] 根据若干个实施例，所述第一集极区域中的掺杂浓度为至少约6X1016cnT3。
[0062] 根据一些实施例，所述基极具有小于约1400 A的厚度。在这些实施例中的一些实 施例中，所述基极具有选自约3. 5X1019cm_3到7X1019cm_3的范围的掺杂浓度。
[0063] 在若干个实施例中，所述双极晶体管为异质结双极晶体管（HBT)。
[0064] 根据一些实施例，所述双极晶体管为GaAs晶体管。
[0065] 本发明的另一方面是一种包含双极晶体管的功率放大器模块。所述双极晶体管具 有集极、基极及射极。所述集极在与所述基极的结处具有掺杂浓度以使得所述功率放大器 具有不大于约65dBc的替代沟道功率比（ACPR2)。所述集极还具有其中掺杂浓度远离所述 基极增加的至少第一分级。
[0066] 根据特定实施例，ACPR2在所述功率放大器在围绕大约833MHz为中心的频带内操 作时不大于约65dBc。
[0067] 在若干个实施例中，所述集极还包含比所述第一分级更远离所述基极的第二分 级。根据一些实施例，在相同电流密度下，与不具有所述第二分级的相同晶体管相比，所述 第二分级经配置以增加所述双极晶体管的BvCEX。
[0068] 根据若干个实施例，在与所述基极的所述结处所述集极中的掺杂浓度为至少约 3X1016cm3。
[0069] 在特定实施例中，所述集极包含邻接所述基极的第一区域，所述第一区域具有至 少约3X1016cnT3的大致平稳掺杂浓度及选自约1〇〇〇A到2000A的范围的厚度。根据这 些实施例中的一些实施例，所述集极的所述第一区域中的掺杂浓度在从约3X1016cnT3到 9X1016cnT3的范围内选择。
[0070] 本发明的又一方面是一种包含双极晶体管的功率放大器裸片，所述双极晶体 管具有集极、邻接所述集极的基极及射极。所述集极在与所述基极的结处具有至少约 3X1016cnT3的掺杂浓度。所述集极还具有其中掺杂浓度远离所述基极增加的至少第一分 级。
[0071] 本发明的另一方面是一种包含天线、电池及功率放大器的移动装置。所述功率放 大器包含具有集极、基极及射极的异质结双极晶体管。所述集极包含邻接所述基极且具有 至少约3X1016cnT3的第一掺杂浓度的第一集极区域。所述集极还包含接近所述第一集极区 域且具有其中掺杂浓度远离所述基极增加的第一分级的第二集极区域。所述集极还包含接 近所述第二集极区域且具有其中掺杂浓度远离所述基极以不同于所述第一分级的速率增 加的第二分级的第三集极区域。所述第一掺杂浓度、所述第一分级及所述第二分级经配置 以改进所述功率放大器的线性。
[0072] 本发明的又一方面是一种形成双极晶体管的方法。所述方法包含：形成子集 极；形成具有至少一个分级的集极区域，所述至少一个分级具有远离所述子集极减少的 掺杂浓度；及形成邻近邻接所述双极晶体管的基极且在与所述基极的界面处具有至少约 3X1016cnT3的掺杂浓度的不同集极区域。
[0073] 出于总结本发明的目的，本文中已描述本发明的特定方面、优点及新颖特征。应理 解，未必所有此些优点均可根据本发明的任何特定实施例实现。因此，本发明可以在不必须 实现如本文中可教示或建议的其它优点的情况下实现或最优化如本文中所教示的一个优 点或优点群组的方式体现或实施。
[0074]V.具有三模式输入/输出接口的双模式功率放大器控制件
[0075] 根据本发明的一些实施例，本发明的此方面涉及一种可用以在单个数字控制接口 裸片内提供射频前端（RFFE)串行接口及通用输入/输出（GPI0)接口两者的双模式控制接 口。在特定实施例中，所述双模式控制接口或数字控制接口可与功率放大器通信。此外，所 述双模式控制接口可用以设定所述功率放大器的模式。
[0076] 根据特定实施例，所述双模式控制接口包含经配置以提供RFFE串行接口的RFFE 核心。此外，所述双模式控制接口包含经配置以接收电压输入/输出（VI0)信号的VI0引 脚。此VI0信号确定RFFE核心的操作模式是否被设定为作用状态与非作用状态中的一者。 当所述RFFE核心被设定为所述非作用状态时，所述双模式控制接口经配置以提供通用输 入/输出（GPI0)接口。另外，所述双模式控制接口包含组合逻辑块，所述组合逻辑块经配 置以分别将启用信号及模式信号提供到启用电平移位器及模式电平移位器。此外，所述双 模式控制接口包含电力接通复位，所述电力接通复位经配置以基于所述VI0信号而选择所 述启用信号及所述模式信号以分别提供到所述启用电平移位器及所述模式电平移位器。
[0077] 针对一些实施方案，所述双模式接口包含时钟/模式引脚，所述时钟/模式引脚经 配置以在所述RFFE核心被设定为作用状态时将时钟信号提供到所述RFFE核心且在所述 RFFE核心被设定为非作用状态时将模式信号提供到所述组合逻辑块。另外，所述双模式接 口包含数据/启用引脚，所述数据/启用引脚经配置以在所述RFFE核心被设定为作用状态 时将数据信号提供到所述RFFE核心且在所述RFFE核心经被设定为非作用状态时将启用信 号提供到所述组合逻辑块。
[0078] 在一些变化形式中，所述数据/启用引脚进一步经配置以将地址信号提供到所述 RFFE核心，所述地址信号与所述RFFE核心的寄存器相关联。
[0079] 根据本发明的一些其它相关实施例，所述双模式接口包含多个电平移位器。所述 多个电平移位器中的每一电平移位器可经配置以从所述RFFE核心接收寄存器信号。所述 寄存器信号可与存储于与RFFE核心相关联的多个寄存器中的一者中的值相关联。
[0080]VI.过程补偿的HBT功率放大器偏置电路及相关方法
[0081] 在与本发明的此方面相关的一些实施方案中，本发明涉及一种使用放大器裸片上 的无源装置来有效地感测裸片相依参数（例如3)且补偿相关联效应（例如静态电流变 化）以改进性能及/或减小产品的部分间变化的功率放大器（PA)配置。在本发明的一些 实施例中，此PA配置可包含娃偏置裸片及HBT放大器裸片。传统上，娃裸片将产生相对于 PA裸片的温度大致恒定且基本上仅通过离散电阻器的公差而变化的PA裸片的参考电流。
[0082] 在本发明的某一实施方案中，此离散参考电阻器可由HBT裸片上的集成式电阻器 替代。在本发明的一些实施例中，此集成式电阻器可形成有HBT装置基极材料，且可展现追 踪过程0的薄片电阻特性。基于此电阻，参考电流可经配置以追踪0且取消或减小对3 的"二极管堆叠"敏感性。
[0083] 在与其相关的其它实施例中，前述基极电阻器（Rb)类型可经配置以产生高温度 系数，所述高温度系数可通过硅控制裸片内的偏置产生电路补偿以使得跨越参考电阻器施 加的电压随周围温度增加。源于放大器的所得参考电流可在周围温度的选定范围内大致恒 定且大致追踪HBT工艺3。
[0084]VII?具有HBT及FET的结构的装置及方法
[0085] 半导体结构的实施例包含：异质结双极晶体管（HBT)，其包含位于衬底上方的集 极层，所述集极层包含半导体材料；及场效应晶体管（FET)，其位于所述衬底上方，所述FET 包含在形成所述HBT的所述集极层的所述半导体材料中形成的沟道。
[0086] 在本发明的此方面的一些实施例中，形成所述HBT的所述集极层及所述FET的所 述沟道的所述半导体材料可包含P型砷化镓。在一些实施例中，所述半导体结构可进一步 包含位于所述HBT的所述集极层及所述FET的所述沟道上方的蚀刻停止层段。在一些实施 例中，此蚀刻停止层可包含砷化铟镓（InGaAs)或磷化铟镓（InGaP)，且可具有10纳米（nm) 与15nm之间的厚度范围。还可实施其它厚度范围。在一些实施例中，此蚀刻停止层可包含 具有对（举例来说）所述FET的沟道层的蚀刻敏感性的任何材料。此材料可在适当厚度中 或在适当厚度范围内实施以便实现与前述实例材料InGaP或InGaAs类似的结果。
[0087] 根据本发明的其它实施例，本发明涉及一种具有异质结双极晶体管（HBT)的半导 体结构，所述HBT包含位于衬底上方的集极层及位于所述衬底上方的射极层。所述集极层 包含第一导电率类型（P)的第一半导体材料，且所述射极层包含第二导电率类型（N)的第 二半导体材料。所述半导体结构进一步包含位于所述衬底上方的第一场效应晶体管（FET)。 所述第一FET包含在形成所述HBT的所述集极层的所述第一半导体材料中形成的沟道。所 述半导体结构进一步包含位于所述衬底上方的第二场效应晶体管（FET)。所述第二FET包 含在形成所述HBT的所述射极层的所述第二半导体材料中形成的沟道。
[0088] 在本发明的一些实施例中，形成所述HBT的所述集极层及所述第一FET的所述沟 道的所述第一半导体材料可包含P型砷化镓，且形成所述HBT的所述射极层及所述第二 FET的所述沟道的所述第二半导体材料可包含n型砷化镓。在一些实施例中，半导体结构 可进一步包含位于所述HBT的所述集极层及所述第一FET的所述沟道上方的第一蚀刻停 止层段及位于所述HBT的所述射极层及所述第二FET的所述沟道上方的第二蚀刻停止层 段。所述第一蚀刻停止层段及所述第二蚀刻停止层段可包含砷化铟镓（InGaAs)或磷化铟 镓（InGaP)，且可具有10纳米（nm)与15nm之间的厚度范围。还可实施其它厚度范围。在 一些实施例中，此些蚀刻停止层可包含具有对（举例来说）所述第一及第二FET的沟道层 的蚀刻敏感性的任何材料。此材料可在适当厚度中或在适当厚度范围内实施以便实现与前 述实例材料InGaAs或InGaP类似的结果。
[0089] 在若干个实施方案中，本发明涉及一种包含形成包含位于衬底上方的集极层及位 于所述衬底上方的射极层的异质结双极晶体管（HBT)的方法。所述集极层包含第一导电率 类型（P)的第一半导体材料，且所述射极层包含第二导电率类型（N)的第二半导体材料。所 述方法进一步包含在所述衬底上方形成第一场效应晶体管（FET)。所述第一FET包含在形 成所述HBT的所述集极层的所述第一半导体材料中形成的沟道。所述方法进一步包含在所 述衬底上方形成第二场效应晶体管（FET)。所述第二FET包含在形成所述HBT的所述射极 层的所述第二半导体材料中形成的沟道。
[0090] 在一些实施方案中，形成所述HBT的所述集极层及所述第一FET的所述沟道的所 述第一半导体材料可包含P型砷化镓，且形成所述HBT的所述射极层及所述第二FET的所 述沟道的所述第二半导体材料可包含n型砷化镓。在一些实施方案中，所述方法可进一步 包含在所述HBT的所述集极层及所述第一FET的所述沟道上方形成第一蚀刻停止层段以及 在所述HBT的所述射极层及所述第二FET的所述沟道上方形成第二蚀刻停止层段。所述第 一蚀刻停止层段及所述第二蚀刻停止层段可包含砷化铟镓（InGaAs)或磷化铟镓（InGaP)， 且可具有10纳米（nm)与15nm之间的厚度范围。
[0091] 根据一些实施方案，本发明涉及一种包含形成包含位于衬底上方的集极层的异质 结双极晶体管（HBT)的方法。所述集极层包含半导体材料。所述方法进一步包含形成位于 所述衬底上方的场效应晶体管（FET)。所述FET包含在形成所述HBT的所述集极层的所述 半导体材料中形成的沟道。
[0092] 在一些实施方案中，形成所述HBT的所述集极层及所述FET的所述沟道的所述半 导体材料可包含P型砷化镓。在一些实施方案中，所述方法可进一步包含形成位于所述HBT 的所述集极层及所述FET的所述沟道上方的蚀刻停止层段。所述蚀刻停止层可包含砷化铟 镓（InGaAs)或磷化铟镓（InGaP)，且可具有10纳米（nm)与15nm之间的厚度范围。
[0093] 根据一些实施例，本发明涉及一种具有集成电路（1C)的裸片。所述裸片包含经配 置以处理射频（RF)信号的电路。所述裸片进一步包含经配置以促进所述电路的操作的异 质结双极晶体管（HBT)与场效应晶体管（FET)的组合件。所述HBT包含集极层，所述集极 层包含位于衬底上方的半导体材料。所述FET包含位于所述衬底上方且在形成所述HBT的 所述集极层的所述半导体材料中形成的沟道。
[0094] 在一些实施例中，经配置以处理RF信号的所述电路可包含功率放大器电路、用于 所述功率放大器电路的控制器电路或用于切换电路的控制器。在一些实施例中，所述组合 件可进一步包含第二FET，所述第二FET具有位于所述衬底上方且在与所述HBT的射极相同 的半导体材料中形成的沟道。所述第一FET可包含pFET，且所述第二FET可包含nFET。在 一些实施例中，所述衬底可包含砷化镓（GaAs)。
[0095] 在若干个实施例中，本发明涉及一种用于射频（RF)装置的经封装模块。所述模块 包含封装衬底及在裸片上形成且安装于所述封装衬底上的集成电路（1C)。所述1C包含经 配置以促进所述1C的操作的异质结双极晶体管（HBT)与场效应晶体管（FET)的组合件。所 述HBT包含集极层，所述集极层包含位于裸片衬底上方的半导体材料。所述FET包含位于 所述裸片衬底上方且在形成所述HBT的所述集极层的所述半导体材料中形成的沟道。所述 模块进一步包含经配置以促进到所述1C的功率以及去往及来自所述1C的RF信号的传送 的一个或一个以上连接。
[0096] 根据本发明的其它相关实施例，所述组合件可进一步包含第二FET，所述第二FET 包含位于所述裸片衬底上方且在与所述HBT的射极相同的半导体材料中形成的沟道。所述 第一FET可包含pFET且所述第二FET可包含nFET。
[0097] 根据与其相关的一些其它实施例，本发明涉及一种具有天线及射频集成电路 (RFIC)的无线装置，所述RFIC经配置以处理从所述天线接收及供通过所述天线发射的RF信号。所述无线装置进一步包含经配置以放大所述RF信号的功率放大器（PA)电路。所述 PA电路包含异质结双极晶体管（HBT)与场效应晶体管（FET)的组合件。所述HBT包含集极 层，所述集极层包含位于衬底上方的半导体材料。所述FET包含位于所述衬底上方且在形 成所述HBT的所述集极层的所述半导体材料中形成的沟道。
[0098] 在本发明的又一些相关实施例中，所述PA可经配置以操作为能够在比双极晶体 管PA的所述参考电压低的参考电压下操作的高功率BiFET放大器。在一些实施例中，所述 衬底可包含砷化镓（GaAs)。
[0099] 还提供其它实施例。所属领域的技术人员在检查下图及详细说明后将了解或变得 了解本发明的其它系统、方法、特征及优点。打算所有此些额外系统、方法、特征及优点包含 于本说明中、在本发明的范围内且受所附权利要求书保护。
[0100]VIII.具有半导体电阻器的RF功率放大器
[0101] 在许多情形中，减小射频（RF)装置（例如功率放大器（PA))的成本为合意的。移 除过程步骤及/或使用不涉及额外处理步骤的"自由"装置为可如何实现此成本减小的实 例。如本文中下文进一步详细描述，半导体电阻器可提供此些有利成本减小。还如本文中 描述，还可借助半导体电阻器实现其它优点。举例来说，取决于可用电阻值，可提供较小电 阻器占用面积，此又可帮助缩小裸片大小。裸片大小的此减小可进一步减小成本。在另一 实例中，一些半导体电阻器可对也形成所述电阻器的相同半导体材料的条件敏感。
[0102] 在本发明的此方面的一些实施方案中，与半导体裸片及其上的1C相关联的薄膜 (例如，TaN)电阻器中的一些或所有电阻器可用半导体电阻器替代。在一些实施方案中，此 些半导体电阻器可由形成层堆叠装置（例如异质结双极晶体管（HBT))的实际层中的一者 或一者以上制作。此些电阻器可在制成HBT时不借助额外处理步骤制作。由于可由堆叠的 不同层（例如，HBT的射极层、基极层及离子植入的基极层）制作若干个此些电阻器，因此 电阻值及裸片大小减小的灵活性是可能的。
[0103] 在本发明的其它实施方案中，当与在给定裸片上制作堆叠结构相比时，制作具有 如本文中所描述的一个或一个以上特征的半导体电阻器可不借助额外处理步骤或借助过 程步骤的极小修改实现。虽然本文中在HBT的上下文中描述各种实例，但应理解，类似电 阻器结构及制作方法可应用于其它配置。举例来说，可形成额外层以用于制作包含HBT及 一个或一个以上其它晶体管结构的装置。此些装置的实例包含但不限于标题为"包含具有 增加的线性及可制造性的FET的BIFET"(BIFET包含AFETHAVINGINCREASEDLINEARITY ANDMANUFACTURABILITY)的美国专利第6, 906, 359号及标题为"与具有HBT及FET的结构 相关的装置及方法"（DEVICESANDMETHODOLOGIESRELATEDTOSTRUCTURESHAVINGHBT ANDFET)的PCT公开案第WO2012/061632 号。
[0104] 根据其它实施例，本发明的一个或一个以上特征可实施于III-V半导体裸片中。 在一些实施例中，此些III-V半导体裸片可包含基于GaAs的裸片。在此些基于GaAs的裸 片上形成的晶体管及/或其它堆叠结构可或可不包含HBT。
[0105] 如本文中所描述，若干个有利特征可由半导体电阻器提供。举例来说，其它优点可 包含其中不同电阻温度系数（TCR)值通过选择与电阻器层相关联的材料而提供的合意的 特征。在另一实例中，电阻器的大小可由于可能电阻值（例如，约8欧姆/平方（例如，子 集极）到约1，〇〇〇欧姆/平方（例如，经植入基极层）的薄片电阻）的此范围而以合意的 方式最优化或配置。在又一实例中，电阻器的RF衰减（roll-off)可取决于选择哪一电阻 器而选择及/或调谐（例如，通过修改如何加偏置于装置上的第三端子）。
[0106] XI.信号路径终止
[0107] 本发明的一个方面是一种包含功率放大器裸片、负载线及谐波终止电路的功率放 大器模块。所述功率放大器裸片包含经配置以在功率放大器输入处放大输入信号且在功率 放大器输出处产生经放大输出信号的一个或一个以上功率放大器。所述功率放大器裸片还 具有多个输出引脚。所述负载线经配置以在所述经放大输出信号的基本频率下匹配所述功 率放大器输出处的阻抗。所述负载线电耦合到所述功率放大器裸片外部的所述功率放大器 裸片的多个输出引脚中的一者或一者以上的第一群组。所述谐波终止电路与所述负载线分 离。所述谐波终止电路经配置而以对应于所述经放大输出信号的谐波频率的相位终止。所 述谐波终止电路电耦合到所述功率放大器裸片外部的所述功率放大器裸片的所述多个输 出引脚的一个或一个以上其它引脚的第二群组。
[0108] 在本发明的特定实施方案中，所述谐波终止电路可包含耦合到所述功率放大器裸 片外部的所述功率放大器裸片的一个或一个以上其它引脚的所述第二群组的一个或一个 以上互连件。根据这些实施方案中的一些实施方案，所述一个或一个以上互连件可包含线 接合。或者或另外，所述负载线可包含耦合到所述功率放大器裸片外部的所述功率放大器 裸片的一个或一个以上引脚的所述第一群组的一个或一个以上其它互连件。根据各种实施 方案，与所述功率放大器裸片的一个或一个以上其它引脚的所述第二群组相比，不同数目 个互连件可耦合到所述功率放大器裸片的一个或一个以上引脚的所述第一群组。
[0109] 根据若干个实施方案，所述功率放大器裸片的一个或一个以上引脚的所述第一群 组可电耦合到衬底上的第一导电迹线，且所述功率放大器裸片的一个或一个以上引脚的所 述第二群组电耦合到所述衬底上的第二导电迹线，其中所述第一导电迹线包含于与所述功 率放大器裸片外部的所述第二导电迹线不同的信号路径中。在这些实施方案中的一些实施 方案中，所述谐波终止电路可包含：线接合，其具有第一端及第二端，所述第一端耦合到所 述功率放大器裸片的一个或一个以上引脚的所述第一群组；第二导电迹线，其在衬底上，所 述第二导电迹线耦合到所述线接合的所述第二端；及电容器，其具有第一端及第二端，所述 第一端耦合到所述第二导电迹线且所述第二端耦合到参考电压。
[0110] 经放大输出信号的谐波频率可为（举例来说）经放大输出信号的第二谐波频率或 经放大输出信号的第三谐波频率。
[0111] 根据各种实施方案，所述功率放大器模块还可包含与所述负载线及所述谐波终止 电路分离的另一谐波终止电路，所述另一谐波终止电路经配置而以对应于经放大输出信号 的另一谐波频率的相位终止。根据特定实施方案，所述谐波终止电路可与所述另一谐波终 止电路并联。
[0112] 根据特定实施方案，所述功率放大器模块还可包含经配置以匹配功率放大器输入 处的阻抗的输入匹配网络及经配置而以输入信号的谐波频率的相位终止的单独谐波终止 电路。
[0113] 在一些实施方案中，所述谐波终止电路的部分可实施于所述功率放大器裸片内。
[0114] 本发明的另一方面是一种移动装置，所述移动装置包含：电池，其经配置以给所述 移动装置供电；功率放大器裸片；负载线；谐波终止电路；及天线，其电耦合到所述负载线， 所述天线经配置以发射经放大RF信号。所述功率放大器裸片包含功率放大器，所述功率放 大器经配置以放大在功率放大器输入节点处接收的射频（RF)输入信号且在功率放大器输 出节点处产生所述经放大RF信号。所述负载线经配置以在所述经放大RF信号的基本频率 下匹配所述功率放大器输出节点处的阻抗。所述谐波终止电路与所述负载线分离。所述谐 波终止电路经配置而以对应于所述经放大RF信号的谐波频率的相位终止。所述谐波终止 电路与所述负载线具有到所述功率放大器裸片外部的功率放大器输出节点的不同电连接。
[0115] 本发明的另一方面是一种包含裸片及经配置以接纳所述裸片的衬底的设备。所述 裸片包含经配置以将输出信号驱动到输出节点的至少一个有源电路元件。所述衬底包含第 一导电迹线及第二导电迹线。所述第一导电迹线及所述第二导电迹线为所述衬底上的不同 信号路径的一部分。所述第一导电迹线包含于经配置以在输出信号的基本频率下匹配输出 节点处的阻抗的负载线中。所述第二导电迹线包含于与所述负载线分离的谐波终止电路 中。所述谐波终止电路经配置而以对应于输出信号的谐波频率的相位终止。
[0116] 在特定实施方案中，所述衬底可包含第三导电迹线，所述第三导电迹线包含于经 配置而以对应于输出信号的不同谐波频率的相位终止的另一谐波终止电路中。
[0117] 根据一些实施方案，所述设备还可包含线接合，所述线接合经配置以将所述裸片 的输出节点电耦合到所述第二导电迹线，且所述线接合可包含于所述谐波终止电路中。
[0118] 根据若干个实施方案，所述设备还可包含安装到所述衬底的电容器，其中所述电 容器电耦合到所述第二导电迹线且所述电容器包含于所述谐波终止电路中。
[0119] 本发明的又一方面是一种制造模块的方法。所述方法包含：将功率放大器裸片耦 合到封装衬底，所述功率放大器裸片包含经配置以接收输入信号且产生经放大输出信号的 功率放大器；在所述功率放大器裸片与所述封装衬底上的第一导电迹线之间形成第一互连 件，所述第一互连件包含于经配置以匹配所述经放大输出信号的基本频率的阻抗的第一终 止电路中；及在所述功率放大器裸片与所述封装衬底上的第二导电迹线之间形成第二互连 件，所述第二互连件与所述第一互连件分离，所述第一导电迹线与所述第二导电迹线分离， 且所述第二互连件包含于经配置而以对应于所述经放大输出信号的谐波的相位终止的第 二终止电路中。
[0120] 在一些实施方案中，形成所述第一互连件可包含将所述功率放大器裸片的垫线接 合到所述封装衬底上的所述第一导电迹线。
[0121] 出于总结本发明的目的，本文中已描述本发明的特定方面、优点及新颖特征。应理 解，未必所有此些优点均可根据本发明的任何特定实施例实现。因此，本发明可以在不必须 实现如本文中可教示或建议的其它优点的情况下实现或最优化如本文中所教示的一个优 点或优点群组的方式体现或实施。
[0122] X.用于高性能射频应用的发射线
[0123] 本发明的一个方面是一种经配置以供在射频（RF)电路中使用的射频（RF)发射 线。所述RF发射线包含接合层、势垒层及扩散势垒层以及导电层。所述接合层具有接合表 面且经配置以接收RF信号。所述势垒层经配置以阻止污染物进入所述接合层。所述势垒 层接近所述接合层。所述扩散势垒层经配置以阻止污染物进入所述接合层。所述扩散势垒 层接近所述势垒层。所述扩散势垒层具有允许所接收RF信号穿透所述扩散势垒层到达接 近于所述扩散势垒层的导电层的厚度。
[0124] 在一些实施方案中，所述接合层、所述势垒层及所述扩散势垒层可体现于表面处 理镀层中。根据特定实施方案，所述接合层可包含金。在各种实施方案中，所述接合表面可 经配置以用于线接合。根据若干个实施方案，所述势垒层可包含钯。
[0125] 根据特定实施方案，所述扩散势垒层可包含镍。在一些实施方案中，所述扩散势垒 层的所述厚度可介于从约〇. 〇4um到约0. 7um的范围内。根据若干个实施方案，所述扩散势 垒层的所述厚度可不超过约〇.5um。根据各种实施方案，所述扩散势垒层的所述厚度可不超 过约0. 35um。根据特定实施方案，所述扩散势鱼层的所述厚度可不超过约0. 75um。在一些 实施方案中，所述扩散势垒层的所述厚度可小于镍在约〇. 45GHz的频率下的集肤深度。
[0126] 根据本发明的一些实施方案，所述扩散势垒的所述厚度可小于所述扩散势垒层在 约0. 45GHz的频率下的集肤深度。
[0127] 根据与其相关的若干个实施方案，所述导电层可包含铜、铝或银中的一者或一者 以上。例如，在特定实施方案中，所述导电层可包含铜。在各种实施方案中，大致所有所接 收RF信号可在所述导电层中传播。
[0128] 根据特定实施方案，所述接合层可为金，所述势垒层可为钯且所述扩散势垒层可 为镍。在这些实施方案中的一些实施方案中，所述扩散势垒层的所述厚度可为约0.04um到 约0. 7um的范围。根据若干个实施方案，所述扩散势垒层的所述厚度可不超过约0. 5um。根 据特定实施方案，所述扩散势垒层的所述厚度可不超过约〇. 35um。根据一些实施方案，所述 扩散势垒层的所述厚度可不超过约0. 75um。
[0129] 本发明的另一方面是一种经配置以供在RF发射线中使用的扩散势垒层。所述扩 散势垒层包含材料且具有厚度。所述扩散势垒层的所述厚度充分小以使得允许RF信号穿 透所述扩散势垒层。
[0130] 在本发明的此方面的特定实施方案中，所述材料包含镍。根据这些实施方案中的 一些实施方案，所述扩散势垒层的所述厚度可在从约〇? 04um到约0? 7um的范围内。根据 若干个实施方案，所述扩散势垒层的所述厚度可不超过约〇. 5um。根据一些实施方案，所 述扩散势垒层的所述厚度可不超过约0. 35um。根据特定实施方案，所述扩散势垒层的所述 厚度可不超过约〇. 75um。在各种实施方案中，所述扩散势垒层的所述厚度可小于镍在约 0. 45GHz的频率下的集肤深度。
[0131] 根据与其相关的若干个实施方案，所述扩散势垒层的所述厚度可约小于所述材料 在约0. 45GHz的频率下的集肤深度。
[0132] 根据一些实施方案，穿透所述扩散势垒层的大致所有RF信号可在接近所述扩散 势垒层的导电层中行进。
[0133] 在各种实施方案中，所述材料及/或所述扩散势垒层的所述厚度可阻止污染物通 过所述扩散势垒层。
[0134] 本发明的另一方面是一种包含发射线、天线及电池的移动装置。所述发射线包含 接合层、势垒层、扩散势垒层及导电层。所述接合层具有接合表面。所述势垒层接近所述接 合层。所述扩散势垒为接近于所述势垒层的层。所述导电层接近于所述扩散势垒层。所述 势垒层及所述扩散势垒层经配置以阻止来自所述导电层的导电材料进入所述接合层。所述 扩散势垒层具有充分小以使得允许RF信号穿透所述扩散势垒层且在所述导电层中传播的 厚度。所述天线耦合到所述发射线且经配置以发射RF输出信号。所述发射线经配置以延 长所述电池放电的时间量。
[0135] 根据特定实施方案，所述移动装置可包含具有耦合到所述发射线的输出的功率放 大器。在这些实施方案中的一些实施方案中，所述功率放大器的输出可经由线接合耦合到 所述发射线。根据各种实施方案，所述发射线可经配置以将RF信号从所述功率放大器发射 到RF开关。根据一些实施方案，所述发射线可经配置以将RF信号从所述功率放大器发射 到滤波器。
[0136] 根据若干个实施方案，所述移动装置可包含具有耦合到所述发射线的输出的滤波 器。在一些实施方案中，所述发射线可经配置以将RF信号从所述滤波器发射到RF开关。根 据各种实施方案，所述发射线可经配置以将RF信号从所述滤波器发射到所述天线。
[0137] 根据一些实施方案，所述移动装置可包含具有耦合到所述发射线的输出的RF开 关。在特定实施方案中，所述发射线经配置以将RF信号从所述RF开关发射到所述天线。根 据各种实施方案，所述发射线经配置以将RF信号从所述RF开关发射到滤波器。
[0138] 根据本发明的某些特定实施方案，所述扩散势垒层可包含镍。在这些实施方案中 的一些实施方案中，所述扩散势鱼层的所述厚度可在从约〇. 〇4um到约0. 7um的范围内。在 若干个实施方案中，所述扩散势垒层的所述厚度可不超过约〇. 5um。在一些实施方案中，所 述扩散势垒层的所述厚度可不超过约0. 35um。在特定实施方案中，所述扩散势垒层的所 述厚度可不超过约〇. 75um。在各种实施方案中，所述扩散势垒层的所述厚度可小于镍在约 0. 45GHz的频率下的集肤深度。
[0139] 在若干个实施方案中，所述扩散势垒层的所述厚度可小于所述材料在约0.45GHz 的频率下的集肤深度。根据某些特定实施方案，大致所有RF信号可在所述发射线的所述导 电层中行进。根据一些实施方案，所述接合层、所述势垒层及所述扩散势垒层可体现于表面 处理镀层中。
[0140] 本发明的另一方面是一种包含衬底的层压面板。所述衬底包含经配置以用于发射 RF信号的发射线。所述发射线具有接合层、势垒层、扩散势垒层及导电层。所述接合层具有 经配置以用于与从所述导电层分离的导体接合的接合表面。所述势垒层经配置以阻止污染 物进入所述接合层。所述扩散势垒层包含材料且具有厚度以使得阻止污染物通过扩散势垒 层且在所述导电层与所述接合层之间扩散。所述扩散势垒层的所述厚度充分小以使得允许 来自导体的RF信号穿透到所述导电层。
[0141] 根据特定实施方案，所述扩散势垒层可为镍。在这些实施方案中的一些实施方案 中，所述扩散势垒层可具有小于镍在约0. 45GHz的频率下的集肤深度的厚度。
[0142] 在若干个实施方案中，所述接合层可包含金，所述势垒层可包含钯且所述扩散势 垒层可包含镍。在这些实施方案中的一些实施方案中，所述扩散势垒层的所述厚度可小于 约 0? 75um。
[0143] 本发明的另一方面是一种包含衬底、第一RF组件及第二RF组件的模块。所述衬 底包含导体及发射线。所述发射线具有接合层、势垒层、扩散势垒层及导电层。所述接合层 具有经配置以与所述导体接合的接合表面。所述势垒层及所述扩散势垒层经配置以阻止污 染物进入所述接合层。所述扩散势垒层的所述厚度充分小以使得允许来自所述导体的RF 信号穿透到所述导电层。所述第一RF组件耦合到所述衬底且经配置以产生RF信号。所述 第二RF组件耦合到所述衬底且经配置以经由所述发射线从所述第一组件接收RF信号。
[0144] 在特定实施方案中，所述衬底是层压衬底。根据这些实施方案中的一些实施方案， 所述衬底可包含表面处理镀层，所述表面处理镀层包含所述接合层、所述势垒层及所述扩 散势垒层。
[0145] 根据若干个实施方案，所述扩散势垒层可包含镍。在若干个实施方案中，所述扩散 势鱼层的所述厚度可不超过约〇?7um。在一些实施方案中，所述厚度可不超过约0? 35um。在 特定实施方案中，所述扩散势垒层的所述厚度可不超过约〇.75um。在各种实施方案中，所述 扩散势垒层的所述厚度可小于镍在约0. 45GHz的频率下的集肤深度。根据特定实施方案， 所述导电层可包含铜。在一些实施方案中，所述扩散势垒层的所述厚度可小于所述材料在 约0. 45GHz的频率下的集肤深度。
[0146] 根据各种实施方案，所述接合层经配置以用于线接合且所述导体可经由线接合电 耦合到所述接合层。
[0147] 根据特定实施方案，大致所有RF信号可从所述第一RF组件传播到所述导电层中 的所述第二RF组件。
[0148] 在各种实施方案中，所述第一RF组件可包含功率放大器。根据这些实施方案中的 一些实施方案，所述第二RF组件可包含滤波器及/或RF开关。
[0149] 根据一些实施方案，所述第一RF组件可包含RF开关。根据这些实施方案中的一 些实施方案，所述第二RF组件可包含功率放大器及/或滤波器。
[0150] 在特定其它实施方案中，所述第一RF组件可包含滤波器。根据这些实施方案中的 一些实施方案，所述第二RF组件包含功率放大器及/或RF开关。
[0151] 根据若干个实施方案，所述势垒层可定位于所述接合层与所述所述扩散势垒层之 间。
[0152] 本发明的又一方面是包含导电层及所述导电层上的表面处理镀层的RF发射线。 所述表面处理镀层包含金层、接近所述金层的钯层及接近所述钯层的镍层。所述镍层具有 允许在所述金层处接收的RF信号穿透所述镍层且在所述导电层中传播的厚度。仍在其它 实施方案中，所述金层经配置以用于线接合。
[0153] 在一些其它实施方案中，所述镍层的所述厚度可在从约0. 04um到约0. 7um的范围 内。根据若干个实施方案，所述镍层的所述厚度可不超过约〇.5um。根据特定实施方案，所 述镍层的所述厚度可不超过约0. 35um。根据一些实施方案，所述镍层的所述厚度可不超过 约0? 75um。
[0154] 根据特定额外实施方案，所述镍层的所述厚度可小于镍在约0.45GHz的频率下的 集肤深度。根据一些实施方案，所述导电层可包含铜、铝或银中的一者或一者以上。例如， 所述导电层可包含铜。
[0155] 根据若干个实施方案，大致所有RF信号可在所述导电层中传播。
[0156] 出于总结本发明的目的，本文中已描述本发明的特定方面、优点及新颖特征。应理 解，未必所有此些优点均可根据本发明的这些方面的任何特定实施例实现。因此，本发明可 以在不必须实现如本发明的全文中可教示或建议的其它优点的情况下实现或最优化如贯 通本文所教示的一个优点或优点群组的方式体现或实施。
[0157]XI.氮化钽终止的穿晶片通孔
[0158] 本文中描述且连同本发明的其它方面、特征或特性中的一者或一者以上一起考虑 氮化钽终止的穿晶片通孔的设备及方法。在其特定实施方案中，氮化钽（TaN)终止层在砷 化镓（GaAs)晶片的第一侧或前侧上形成，且金导电层在所述TaN终止层上方形成。此后， 穿晶片通孔被蚀刻到GaAs晶片的第二侧或背侧中以便延伸通过GaAs晶片及TaN终止层的 第一部分或内部分以到达金导电层。在连同其一起考虑的特定实施方案中，穿晶片通孔电 镀有镍钒（NiV)势垒层、金种子层及铜层。在穿晶片通孔形成期间，TaN终止层的第二部分 或外部分被维持且经配置以环绕金导电层与铜层之间的界面以便抑制铜到GaAs晶片中的 扩散。
[0159] 相对于使用氮化硅终止及经溅镀势垒层的方案，TaN终止的穿晶片通孔可提供经 改进金属粘合及经减小铜迁移。此外，在特定实施方案中，使用TaN终止层来终止穿晶片通 孔可准许在不改变与在GaAs晶片的前侧上形成的晶体管结构相关联的制作或光刻掩模的 情况下移动穿晶片通孔的位置或定位。将穿晶片通孔配置为可在不改变与晶体管相关联的 光刻掩模的情况下移动可增加设计灵活性及/或减小与包含穿晶片通孔的集成电路设计 的渐进式调整或成品出厂检验相关联的时间及成本。
[0160]XII.射频屏蔽应用中的通孔密度及放置
[0161] 本发明的一个方面是一种用于确定通孔放置的方法。所述方法包含获得围绕射频 (RF)组件的初始通孔放置的电磁干扰数据。所述RF组件定位于第一导电层与第二导电层 之间。通孔包含于所述第一导电层与所述第二导电层之间的连接中。所述通孔以及所述第 一及第二导电层形成围绕所述RF组件的RF隔离结构的至少一部分。所述方法还包含至少 部分地基于所述初始放置的电磁干扰数据确定经更新通孔放置。
[0162] 在本发明的一些实施例中，确定经更新通孔放置可包含：基于初始放置的电磁干 扰数据识别围绕RF组件的周界的选定经界定区，与初始放置中的围绕RF组件的周界的其 它经界定区相比，所述选定经界定区与较高电磁干扰相关联；及与初始放置中的选定经界 定区中的通孔的密度相比，增加经更新放置中的选定经界定区中的通孔的密度。或者或另 夕卜，所述方法可包含：基于初始放置的电磁干扰数据识别与初始放置中的电磁干扰的可准 许电平相关联的围绕RF组件的周界的经界定区；及与初始放置中的通孔的密度相比，减少 经更新放置中的经界定区中的通孔的密度。根据特定实施例，初始通孔放置的电磁干扰数 据对应于未屏蔽的RF组件。
[0163] 可使本发明的方法反复任何适合次数。例如，所述方法可包含：获得围绕RF组件 的经更新通孔放置的电磁干扰数据；及至少部分地基于经更新放置的电磁干扰数据确定另 一经更新通孔放置。
[0164] 根据一些实施例，可针对初始通孔放置中的RF组件的至少两个不同操作模式获 得电磁干扰数据。
[0165] 本揭示内容的本发明的另一方面是经封装模块。所述经封装模块包含经配置以接 纳至少一个组件的衬底。所述经封装模块还包含耦合到所述衬底的主表面的射频（RF)组 件。所述经封装模块包含安置于所述RF组件下方的第一导电层，其中所述第一导电层在接 地电位下配置。所述经封装模块在所述衬底中包含围绕所述RF组件安置的多个通孔。所 述多个通孔在所述经封装模块的第一区域中具有比所述经封装模块的第二区域高的密度， 其中与所述第二区域相比，所述第一区域与较高电磁干扰相关联。所述经封装模块包含安 置于所述RF组件上方的第二导电层。所述第二导电层电耦合到所述多个通孔以使得所述 第一导电层、所述多个通孔及所述第二导电层形成围绕所述RF组件的RF隔离结构的至少 一部分。
[0166] 在本发明的特定实施例中，所述第一区域沿所述经封装模块的外围安置且所述第 二区域沿所述经封装模块的所述外围安置。根据这些实施例中的一些实施例，所述第一区 域与所述第二区域在大致平行于所述经封装模块的外边缘的维度上具有大约相同宽度。所 述多个通孔可沿所述经封装模块的所述外围对准。根据特定实施例，所述第一区域可在与 所述第一区域具有至少同样大的面积的沿所述经封装模块的外围的任何区域中具有最高 通孔密度。在一些实施例中，所述第一区域可与所述第二区域具有大约相同的面积。
[0167] 根据本发明的此方面的若干个实施例，RF组件可经配置以向所述第一区域比向所 述第二区域发出更多辐射。或者或另外，所述经封装模块经配置以使得所述第一区域比所 述第二区域暴露于更多辐射。在特定实施例中，所述第一区域可对应于所述经封装模块的 热点且所述第二区域可对应于所述经封装模块的低辐射区。或者或另外，所述第一区域可 比所述第二区域对外部电磁干扰更敏感。
[0168] 在与其相关的特定实施例中，所述经封装模块还可包含形成所述多个通孔与所述 第二导电层之间的电连接的至少一部分的导电特征，所述RF隔离结构包含所述导电特征。 举例来说，所述导电特征可包含线接合或金属罐。根据一些实施例，所述RF组件可包含功 率放大器。
[0169] 本发明的另一方面是包含衬底、RF装置、第一及第二导电层以及多个通孔的经封 装模块。所述衬底经配置以接纳至少一个组件。所述RF装置耦合到所述衬底的主表面。所 述第一导电层安置于所述RF组件下方且在接地电位下配置。所述多个通孔围绕所述RF组 件安置。所述多个通孔在围绕所述RF组件的第一区域中比与所述第一区域具有大约相同 的面积的围绕所述RF组件的第二区域具有较高密度。所述第一区域比所述第二区域对外 部辐射更敏感。所述第二导电层安置于所述RF组件上方。所述第二导电层电耦合到多个 通孔以使得所述第一导电层、所述多个通孔及所述第二导电层形成围绕所述RF组件的RF 隔离结构的至少一部分。
[0170] 本发明的又一方面是包含天线、经封装模块及另一模块的无线装置。所述天线经 配置以促进发射及/或接收射频（RF)信号。所述经封装模块与所述天线通信。所述经封 装模块包含具有接地平面的衬底及沿所述经封装模块的外围安置的所述衬底中的多个通 孔。所述多个通孔中的通孔在热点中比在低辐射区中沿所述经封装模块的所述外围更靠近 在一起地间隔开。所述经封装模块包含耦合到所述衬底的主表面的RF电路。所述经封装 模块还包含安置于所述RF电路上方的第二导电层。所述第二导电层电耦合到多个通孔以 使得所述接地平面、所述多个通孔及所述第二导电层形成围绕所述RF电路的RF隔离结构 的至少一部分。所述另一模块与所述经封装模块通信。
[0171] 在本发明的一些实施例中，所述热点可与由所述经封装模块产生的电磁干扰相关 联且所述多个通孔可经配置以隔离所述另一模块与相关联于所述热点的电磁干扰。根据特 定实施例，所述热点可与由所述另一模块产生的电磁干扰相关联且所述多个通孔可经配置 以屏蔽所述经封装模块与相关联于所述热点的电磁干扰。
[0172] 根据若干个实施例，所述经封装模块进一步包含形成所述多个通孔与所述第二导 电层之间的电连接的至少一部分的导电特征，其中所述RF隔离结构包含所述导电特征。举 例来说，所述导电特征可包含线接合。
[0173] 出于总结本发明的目的，本文中已描述本发明的特定方面、优点及新颖特征。应理 解，未必所有此些优点均可根据本发明的任何特定实施例实现。因此，本发明的这些方面可 以在不必须实现如本文中上文或下文可教示或建议的其它优点的情况下实现或最优化如 贯通本文所教示的一个优点或优点群组的方式体现或实施。
[0174] XIII.具有集成式干扰屏蔽的半导体封装
[0175] 本发明的此方面的特征及实施例涉及一种半导体装置封装及制作其的方法，所述 方法使用线接合工艺技术来将电磁干扰屏蔽并入到所述装置封装中。在一个实施例中，使 用线接合工艺来形成线接合弹簧，所述线接合弹簧围绕所述装置定位且耦合到所述装置上 方及下方的导电层，借此形成围绕所述装置的电磁干扰屏蔽。如下文进一步论述，所述线接 合弹簧的形状及由所述线接合弹簧产生的弹簧效应使得稳健制造工艺能够在经模制封装 的顶部处的导电层与所述封装的衬底中的接地平面之间形成可靠电连接。这些线接合弹簧 的使用给可应用于任何包覆模制的装置的集成式电磁干扰屏蔽提供灵活解决方案。
[0176] 本发明的一个方面涉及一种具有集成式电磁干扰屏蔽的经封装半导体模块。在 一个实施例中，所述经封装半导体模块包含：衬底，其具有接地平面；电子装置，其安装于 所述衬底的表面上；多个线接合弹簧，其围绕所述电子装置安置且电耦合到所述接地平面； 模制化合物，其覆盖所述电子装置且至少部分地覆盖所述多个线接合弹簧；及导电层，其安 置于所述模制化合物的顶部表面上且电耦合到所述多个线接合弹簧中的至少一些线接合 弹簧，其中所述多个线接合弹簧、所述导电层及所述接地平面共同包含所述集成式电磁干 扰屏蔽。
[0177] 在一个实例中，所述导电层包含银填充的环氧树脂。所述线接合弹簧可由各种导 电材料（例如金线或铜线）制成。所述多个线接合弹簧中的每一者可包含经成形以提供准 许所述导电层与所述线接合弹簧之间的接触以提供所述导电层与所述线接合弹簧之间的 电耦合的弹簧效应的连续导线回路。在一个实例中，所述电子装置为RF装置。
[0178] 根据本发明的另一实施例，由连续导线回路形成的线接合弹簧包含：球形接合； 反曲分区；顶峰；凸区域，其在所述反曲分区与所述顶峰之间延伸；倾斜尾部区域；及大致 平面区域，其在所述顶峰与所述倾斜尾部区域之间延伸，其中所述反曲分区在所述凸区域 与所述球形接合之间。在一个实例中，所述顶峰在所述反曲分区上方大致垂直。如上文所 论述，线接合弹簧可由多种导电材料（包含金线或铜线）形成。在一个实例中，具有此结构 的线接合弹簧用于上文所论述的半导体模块中。
[0179] 本发明的另一方面涉及一种具有集成式电磁干扰屏蔽的半导体模块封装。在一 个实施例中，所述半导体模块封装包含：衬底；第一及第二金属化连接点，其安置于所述衬 底的第一表面上；及线接合弹簧，其包含在所述第一金属化连接点与所述第二金属化连接 点之间延伸的连续导线。所述线接合弹簧包含：球形接合，其电连接到所述第一金属化连 接点；反曲分区；顶峰；凸区域，其在所述反曲分区与所述顶峰之间延伸；大致平面区域，其 接近所述顶峰；及倾斜尾部区域，其在所述大致平面区域与所述第二金属化连接点之间延 伸。在一个实例中，所述半导体模块封装进一步包含安置于所述衬底上且电耦合到所述第 一及第二金属化连接点中的至少一者的接地平面。在另一实例中，所述半导体模块封装进 一步包含电子装置及与所述线接合弹簧大致相同的多个额外线接合弹簧，其中所述多个线 接合弹簧围绕所述电子装置的周界定位于所述衬底上。在另一实例中，所述半导体模块封 装进一步包含：模制化合物，其覆盖所述电子装置且至少部分地覆盖所述多个线接合弹簧； 及导电层，其安置于所述模制化合物的表面上且电连接到所述多个线接合弹簧中的至少一 些线接合弹簧，其中所述接地平面、所述导电层及所述多个线接合弹簧中的至少一些线接 合弹簧共同形成所述集成式电磁干扰屏蔽。
[0180] 本发明的这些特征的另一方面涉及一种制造具有集成式电磁干扰屏蔽的模块的 方法。根据一个实施例，所述方法包含：将电子装置连接到衬底；在所述衬底上提供金属化 物；形成连接到所述金属化物的多个线接合弹簧；执行转移模制工艺以将所述电子装置包 封于模制化合物中且用所述模制化合物至少部分地覆盖所述多个线接合弹簧；及将导电层 安置于所述模制化合物的表面上，所述导电层电连接到所述多个线接合弹簧中的至少一些 线接合弹簧。在一个实例中，所述方法进一步包含：在将所述导电层安置于所述模制化合物 的所述表面上之前，烧蚀所述模制化合物的所述表面以暴露所述多个线接合弹簧中的至少 一些线接合弹簧的区域。在另一实例中，提供金属化物包含提供接地平面及电连接到所述 接地平面的至少一个线接合接触区。在另一实例中，形成所述多个线接合弹簧包含：将导线 球沉积于所述金属氧化物上；通过从所述导线球拉制导线而形成导线回路以将所述导线回 路形成为具有连接到所述导线球的第一端及第二端；及将所述第二端连接到所述金属氧化 物。在另一实例中，将所述导电层沉积于所述模制化合物的所述表面上包含在所述模制化 合物的所述表面上印刷层银填充的环氧树脂。
[0181] 根据本发明的另一实施例，电子模块包含：衬底；电子装置，其安置于所述衬底 上；及集成式电磁干扰屏蔽，其由大致围绕所述电子装置安置的多个离散结构形成，所述结 构具有由将由所述集成式电磁干扰屏蔽屏蔽的信号的长度的分率界定的最小间距。在一个 实例中，所述长度的所述分率为1/20。在另一实例中，所述多个离散结构包含多个线接合弹 簧，如下文所论述。
[0182] 下文详细论述这些示范性方面及实施例的又一些方面、实施例及优点。此外，应理 解，前述信息及以下详细说明两者仅为各种方面及实施例的说明性实例且打算提供用于理 解所主张方面及实施例的本质及特性的概述或框架。本文中所揭示的任何实施例可以与 本文中所揭示的对象、目标及需要一致的任何方式与任何其它实施例组合，且对"实施例"、 "一些实施例"、"替代实施例"、"各种实施例"、"一个实施例"等等的参考不必相互排斥且打 算指示连同实施例一起描述的特定特征、结构或特性可包含于至少一个实施例中。本文中 的此些术语的出现未必全部指代相同实施例。所附绘图经包含以提供图解说明及对各种实 施例的各种方面、特征及特性的进一步理解，且并入于本说明书中且构成本说明书的一部 分。绘图连同本说明书的其余部分一起用以解释各种所描述及所主张方面及实施例的原理 及操作。
[0183] 本文中所描述的经改进功率放大器、功率放大器模块及相关系统、装置及方法的 各种方面、特性及特征根据本发明获得，其中针对本发明的一个特定实施例，提供一种包含 具有GaAs双极晶体管的功率放大器的功率放大器模块，所述GaAs双极晶体管具有集极、邻 接所述集极的基极及射极，所述集极在与所述基极的结处具有至少约3X1016cnT3的掺杂浓 度，所述集极还具有其中掺杂浓度远离所述基极增加的至少第一分级。在此实施例中，所述 模块将进一步包含由所述功率放大器驱动的RF发射线，所述RF发射线包含导电层及所述 导电层上的表面处理镀层，所述表面处理镀层包含金层、接近所述金层的钯层及接近所述 钯层的扩散势垒层，所述扩散势垒层包含镍且具有约小于镍在0. 9GHz下的集肤深度的厚 度。
[0184] 在以上实施例中，所述功率放大器模块可有利地进一步包含输出匹配网络，所述 输出匹配网络具有第一终止电路，其经配置以匹配所述功率放大器的输出的基本频率；及 第二终止电路，其经配置而以所述功率放大器的所述输出的谐波的相位终止，其中所述第 一终止电路包含所述RF发射线的至少一部分。
[0185] 根据本发明的一个特定方面，所述功率放大器可包含于具有氮化钽终止的穿晶片 通孔的功率放大器裸片上。在此实施例中，所述功率放大器裸片可进一步有利地包含：砷化 镓（GaAs)衬底；金层，其安置于所述GaAs衬底的第一侧上；及铜层，其安置于所述GaAs衬 底的与所述第一侧相对的第二侧上，其中所述氮化钽终止的穿晶片通孔经配置以将所述金 层电连接到所述铜层。针对本发明的额外实施例，所述功率放大器裸片可进一步包含氮化 钽终止区域，所述氮化钽终止区域经配置以环绕所述铜层与所述金层之间的界面的至少一 部分以便抑制来自所述铜层的铜到所述GaAs衬底中的扩散。
[0186] 在以上实施例中的任一者中，所述GaAs双极晶体管可有利地实施为包含于功率 放大器裸片上的异质结双极晶体管（HBT)且所述功率放大器裸片可进一步包含由至少一 个HBT层形成的电阻器。
[0187] 以上实施例中的任一者可替代地进一步包含：线接合，其与所述RF发射线的所 述金层接触；至少一个边缘，其邻近所述线接合；及至少一个侧壁，其邻近所述至少一个边 缘，所述至少一个侧壁不含所述RF发射线的所述镍层、所述RF发射线的所述钯层及所述RF 发射线的所述金层。
[0188] 在上文的特定优选实施例中，所述功率放大器模块可进一步有利地进一步包含以 下各项的组合：（1)双模式控制接口，其具有经配置以提供串行接口的前端核心；（2)电压 输入/输出（VI0)引脚，其经配置以接收VI0信号，此VI0信号确定所述前端核心的操作模 式是否被设定为作用状态与非作用状态中的一者，所述双模式控制接口经配置以在所述前 端核心被设定为所述非作用状态时提供通用输入/输出（GPI0)接口； (4)组合逻辑块，其 经配置以将启用信号及模式信号分别提供到启用电平移位器及模式电平移位器；及（5)电 力接通复位，其经配置以基于所述VI0信号而选择所述启用信号及所述模式信号以分别提 供到所述启用电平移位器及所述模式电平移位器。
[0189]为实现与以上实施例相关联的其它优点，所述功率放大器模块可进一步包含RF 隔离结构，所述RF隔离结构包含沿所述功率放大器模块的外围安置的线接合。
[0190] 根据本发明的另一主要方面，还提供一种包含功率放大器的功率放大器模块，所 述功率放大器经配置以接收RF输入信号且产生经放大RF输出信号，所述功率放大器包含 GaAs双极晶体管，所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极，所述集极 在与所述基极的结处具有至少约3X1016cnT3的掺杂浓度，所述集极还具有其中掺杂浓度 远离所述基极增加的至少第一分级；且所述功率放大器模块进一步包含与所述功率放大器 组合的输出匹配网络，所述输出匹配网络包含：第一终止电路，其经配置以匹配所述经放大 RF输出信号的基本频率的阻抗；及第二终止电路，其与所述第一终止电路分离，所述第二 终止电路经配置而以对应于所述经放大RF输出信号的谐波频率的相位终止。在此实施例 中，所述功率放大器可驱动具有扩散势垒层的RF发射线，所述扩散势垒层包含镍且具有小 于约0. 5ym的厚度。且其中，可提供将所述功率放大器的输出电连接到所述RF发射线的 线接合，其中所述线接合包含于所述第一终止电路中。或者，此实施例可有利地进一步包含 双模式控制接口，所述双模式控制接口经配置以在单个裸片上提供射频前端（RFFE)串行 接口及三模式通用输入/输出（GPIO)接口两者。且视需要与所述双模式控制接口组合地， 所述功率放大器模块可进一步包含RF隔离结构，所述RF隔离结构具有沿所述功率放大器 模块的所述外围安置的线接合。
[0191] 根据本发明的又一主要方面，替代地提供一种具有以下各项的功率放大器模块： (1)功率放大器，其经配置以接收RF输入信号且产生经放大RF信号；（2)RF发射线，其经配 置以传播所述经放大RF信号，所述RF发射线包含：金层，其经配置以接收所述经放大RF信 号；钯层，其接近所述金层；及扩散势垒层，其接近所述钯层；及导电层，其接近所述扩散势 垒层，所述扩散势垒层包含镍且具有约小于镍在0. 45GHz下的集肤深度的厚度；（3)第一终 止电路，其经配置以匹配所述经放大RF信号的基本频率的阻抗，所述第一终止电路包含所 述RF发射线的至少一部分；及（4)第二终止电路，其与所述第一终止电路分离，所述第二终 止电路经配置而以对应于所述经放大RF信号的谐波频率的相位终止，所述功率放大器借 助于至少一个线接合电耦合到第一终止电路且所述功率放大器借助于与所述第一终止电 路不同的数目个线接合电耦合到所述第二终止电路。在此替代实施例中，功率放大器可有 利地包含GaAs双极晶体管，所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极， 所述集极在与所述基极的结处具有至少约3X1016cnT3的掺杂浓度，所述集极还具有其中掺 杂浓度远离所述基极增加的至少第一分级。此特定实施例的功率放大器模块的任何版本可 有利地进一步包含：双模式控制接口，所述双模式控制接口经配置以在单个裸片上提供射 频前端（RFFE)串行接口及通用输入/输出（GPI0)接口两者；及与所述双模式控制接口组 合或替代所述双模式控制接口的RF隔离结构，所述RF隔离结构包含沿所述功率放大器模 块的外围安置的线接合。
[0192] 在如关于RF模块的本发明的又一优选实施例中，提供一种包含以下各项的功率 放大器模块：（1)衬底，其经配置以接纳多个组件，所述衬底在其上具有RF发射线，所述RF 发射线具有导电层及所述导电层上的表面处理镀层，所述表面处理镀层具有金层、接近所 述金层的钯层及接近所述钯层的扩散势垒层，所述扩散势垒层具有镍且具有小于镍在约 0.45GHz的频率下的集肤深度的厚度；(2)第一裸片，其耦合到所述衬底，所述第一裸片具 有包括电连接到所述RF发射线的所述金层的输出的功率放大器，所述第一裸片进一步具 有包括取决于所述第一裸片的一个或一个以上条件的性质的无源组件；且当前模块进一步 包含（3)第二裸片，其耦合到所述衬底，所述第二裸片具有偏置产生电路，所述偏置产生电 路经配置以至少部分地基于所述第一裸片的所述无源组件的所述性质的指示符而产生偏 置信号。
[0193] 根据本发明的另一方面，上文段落中所描述的模块的特定实施例可进一步包含输 出匹配网络，所述输出匹配网络具有第一终止电路，其经配置以匹配所述功率放大器的输 出的基本频率；及第二终止电路，其经配置而以所述功率放大器的所述输出的谐波的相位 终止，所述第一终止电路包含所述RF发射线的至少一部分。且与以上情况组合或替代以 上情况，所述模块可经配置以使得所述第一裸片具有氮化钽终止的穿晶片通孔及/或包含 HBT装置及由至少一个HBT层形成的电阻器。作为此实施例的额外方面，本发明的所述功率 放大器模块可视需要进一步包含RF隔离结构，所述RF隔离结构具有所述衬底中的围绕所 述功率放大器安置的多个通孔及沿所述功率放大器模块的外围安置的所要数目个线接合， 所述多个通孔在所述功率放大器模块的第一区域中具有比所述功率放大器模块的第二区 域高的密度，其中所述第一区域与比所述第二区域高的电磁干扰相关联。
[0194] 根据本发明的再一优选实施例，针对特定应用有利地提供一种包含衬底的功率放 大器模块，所述衬底经配置以接纳多个组件且根据以下内容进一步配置。所述衬底具有包 括金层、接近所述金层的钯层及接近所述钯层的扩散势垒层的表面处理镀层。所述扩散势 垒层有利地包含镍且具有约小于镍在0. 45GHz下的集肤深度的厚度。此实施例还将与上文 组合地包含具有功率放大器及至少一个氮化钽终止的穿晶片通孔的功率放大器裸片。此 处，所述功率放大器经配置以接收RF输入信号且还经配置以产生经放大RF信号。最后，作 为本发明的主要元件，此实施例将进一步有利地包含与本发明的所有先前元件组合的终止 电路，所述终止电路经配置而以所述经放大RF信号的谐波的相位终止，其中此终止电路具 备经配置以将所述功率放大器的输出电耦合到所述表面处理镀层的所述金层的至少一个 线接合。
[0195] 在仅在此段落之上的段落中所描述的实施例中，本发明的所述功率放大器裸片可 有利地包含：裸片上无源组件；第一引线，其电连接到所述裸片上无源组件；及第二引线， 其经配置以接收所述经放大RF信号。在所述特定实施方案中，所述表面处理镀层的第一部 分可电连接到所述第一引线且所述表面处理镀层的第二部分可电连接到所述第二引线以 借此在如此期望时引导来自所述表面处理镀层的所述第一部分的电流。在这些实施例中的 任一者中，所述功率放大器裸片可包含异质结双极晶体管及视需要包含异质结双极材料层 的电阻器。且替代以上情况或与以上情况组合，所述功率放大器可包含GaAs双极晶体管， 所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极，其中所述集极在与所述基极 的结处具有至少约3X1016cnT3的掺杂浓度，且所述集极还具有其中掺杂浓度远离所述基极 增加的至少第一分级。在上文的一个特定实施例中，所述功率放大器模块可在如此期望时 进一步有利地包含：（1)双模式控制接口，其具有经配置以提供串行接口的前端核心；(2) 电压输入/输出（VI0)引脚，其经配置以接收VI0信号，其中所述VI0信号确定所述前端 核心的操作模式被设定为作用状态还是非作用状态，其中所述双模式控制接口经配置以在 所述前端核心被设定为所述非作用状态时提供通用输入/输出（GPI0)接口；（3)组合逻辑 块，其经配置以将启用信号及模式信号分别提供到启用电平移位器及模式电平移位器；及 (4)电力接通复位，其经配置以基于所述VI0信号而选择所述启用信号及所述模式信号以 分别提供到所述启用电平移位器及所述模式电平移位器。
[0196] 本申请案借此以引用方式并入以下申请案的全部揭示内容：2012年6月14日提 出申请的标题为"功率放大器模块"（POWERAMPLIFIERMODULE)的美国临时专利申请案第 61/659, 848号；2012年6月14日提出申请的标题为"过程补偿的HBT功率放大器偏置电 路及方法" (PROCESS-COMPENSATEDHBTPOWERAMPLIFIERBIASCIRCUITANDMETHODS)的 美国临时专利申请案第61/659, 701号；及2012年6月14日提出申请的标题为"具有半导 体电阻器的RF功率放大器"（RFPOWERAMPLIFIERHAVINGSEMICONDUCTORRESISTOR)的 美国临时专利申请案第61/659, 834号。
[0197] 本申请案还借此以引用方式并入以下申请案的全部揭示内容：2011年3月3日 提出申请的标题为"线接合垫系统及方法"（WIREBONDPADSYSTEMANDMETHOD)的美国 专利申请案第13/040, 127号；2011年3月3日提出申请的标题为"用于减小高RF损耗 镀层的影响的设备及方法"（APPARATUSANDMETHODSFORREDUCINGMPACTOFHIGHRF LOSSPLATING)的美国专利申请案第13/040, 137号；2012年4月30日提出申请的标题 为"具有包括分级的集极的双极晶体管"（BIPOLARTRANSISTORHAVINGCOLLECTORWITH GRADING)的美国专利申请案第13/460, 521号；2012年10月23日提出申请的标题为"具有 双模式通用输入/输出接口的双模式功率放大器控制接口"(DUALMODEPOWERAMPLIFIER CONTROLINTERFACEWITHATWO-MODEGENERALPURPOSEINPUT/0UTPUTINTERFACE)的美 国专利申请案第13/658,488号；2012年10月23日提出申请的标题为"具有三模式通用 输入/输出接口的双模式功率放大器控制接口 "〇)UALMODEPOWERAMPLIFIERCONTROL INTERFACEWITHATHREE-MODEGENERALPURPOSEINPUT/0UTPUTINTERFACE)的美国专 利申请案第13/658, 522号；2011年7月8日提出申请的标题为"信号路径终止"（SIGNAL PATHTERMINATION)的美国专利申请案第13/543, 472号；2010年11月4日提出申请的标 题为"双极及FET装置结构"（BIPOLARANDFETDEVICESTRUCTURE)的美国专利申请案第 12/939, 474号；2011年11月3日提出申请的标题为"与具有HBT及FET的结构相关的装置 及方法"(DEVICESANDMETHODOLOGffiSRELATEDTOSTRUCTURESHAVINGHBTANDFET)的美 国专利申请案第13/288, 427号；2012年5月4日提出申请的标题为"用于高性能射频应用 的发射线"(TRANSMISSIONLINEFORHIGHPERFORMANCERADIOFREQUENCYAPPLICATIONS) 的美国专利申请案第13/464,775号；2012年5月31日提出申请的标题为"射频屏蔽应用 中的通孔密度及放置"(VIADENSITYANDPLACEMENTINRADIOFREQUENCYSHIELDINGAPP LICATI0NS)的美国专利申请案第13/485, 572号；2013年5月14日提出申请的标题为"用于 提供集成电路模块的电磁干扰屏蔽的系统及方法"（SYSTEMSANDMETHODSFORPROVIDING ELECTROMAGNETICINTERFERENCESHIELDINGFORINTEGRATEDCIRCUITMODULES)的美国 专利申请案第13/893,605号；2013年5月14日提出申请的标题为"用于控制集成电路模 块的电磁干扰的系统及方法"（SYSTEMSANDMETHODSFORCONTROLLINGELECTROMAGNETIC INTERFERENCEFORINTEGRATEDCIRCUITMODULES)的美国专利申请案第 13/893, 614 号； 及2013年5月29日提出申请的标题为"具有金属涂料层的半导体封装"（SEMICONDUCTOR PACKAGEHAVINGAMETALPAINTLAYER)的美国专利申请案第 13/904,566 号。
[0198] 另外，本申请案借此以引用方式并入以下申请案的全部揭示内容：2008年7月31 日提出申请的标题为"集成式EMI屏蔽的线接合弹簧连接及制造方法"（WIREB0UNDSPRING CONNECTORSANDMETHODOFMANUFACTURINGFORINTEGRATEDEMISHIELDING)国际申请案 第PCT/US2008/071832号；及2011年11月3日提出申请的标题为"与具有HBT及FET的结 构相关的装置及方法"(DEVICESANDMETHODOLOGffiSRELATEDTOSTRUCTURESHAVINGHBT ANDFET)的国际申请案第PCT/US201I/059208 号。

【专利附图】

【附图说明】
[0199] 从在所附图式中展示的本发明的优选实施例的以下说明，本发明的其它方面及特 性以及贡献于其的额外特征及由其产生的优点将显而易见，在所附图式中：
[0200] 图1是功率放大器模块的框图；
[0201] 图2图解说明根据特定实施例的包含线接合垫的示范性1C模块的扩大部分；
[0202] 图3展示用于形成线接合垫的示范性过程的流程图；
[0203] 图4图解说明根据本发明的特定实施例的图2的1C模块上的Ni/Pd/Au线接合垫 的截面；
[0204] 图5描绘根据特定实施例的包含线接合垫的示范性RFIC模块的扩大部分；
[0205] 图6呈现根据本发明的特定实施例的用于形成Ni/Pd/Au线接合垫的示范性过程 的流程图；
[0206] 图7图解说明根据本发明的实施例的图5的RFIC模块上的Ni/Pd/Au线接合垫的 截面；
[0207] 图8是将具有边缘/侧壁暴露的表面与边缘/侧壁电镀的表面的迹线的RF损耗 相比较的图表；
[0208] 图9八、98、9(：、90、9￡及9?图解说明具有暴露于电镀的最小化边缘及侧壁的线接合 区的示范性布局；
[0209] 图10展示根据本发明的实施例的具有包括裸片上无源装置的RFIC的RFIC模块 的扩大部分；
[0210] 图11图解说明根据本发明的另一实施例的具有包括裸片上无源装置的RFIC的 RFIC模块的扩大部分；
[0211] 图12A描绘根据本发明的特定实施例的双极晶体管的说明性截面；
[0212] 图12B是图12A的双极晶体管的部分的实例掺杂浓度的图表；
[0213] 图12C是图解说明对应于图12A的双极晶体管的部分的实例材料的图例；
[0214] 图13是图解说明图12A的双极晶体管及现有技术水平双极晶体管的击穿电压与 电流密度之间的关系的图表；
[0215] 图14A展示根据本发明的另一实施例的双极晶体管的说明性截面；
[0216] 图14B是图14A的双极晶体管的部分的实例掺杂浓度的图表；
[0217] 图14C是展示对应于图14A的双极晶体管的部分的实例材料的图例；
[0218] 图14D描绘根据本发明的另一实施例的双极晶体管的说明性截面；
[0219] 图14E是图14D的双极晶体管的部分的实例掺杂浓度的图表；
[0220] 图14F是图解说明对应于图14D的双极晶体管的部分的实例材料的图例；
[0221] 图15是根据本发明的方法的实施例的用于制作双极晶体管的说明性过程流程 图；
[0222] 图16是包含具有本文中所描述的一个或一个以上特征的双极晶体管的功率放大 器模块的一个实施例的框图；
[0223] 图17是包含图16的功率放大器模块的根据本发明的一个特定无线装置的说明性 框图；
[0224] 图18是根据本发明的特定方面的无线装置的另一实施例的框图；
[0225] 图19图解说明根据本发明的特定方面实施的数字控制接口的实施例；
[0226] 图20是根据本发明实施的电平移位器的实施例的示意图；
[0227] 图21是根据本发明的方面的用于数字控制接口的操作的过程的流程图；
[0228] 图22是根据本发明的特定方面的无线装置的又一实施例的框图；
[0229] 图23图解说明根据本发明的特定其它方面的当前数字控制接口的另一实施例；
[0230] 图24是如实施于图23的数字控制接口中的根据本发明的组合逻辑块的实施例的 示意图；
[0231] 图25呈现根据额外电平移位功能实施的本发明的数字控制接口的再一实施例；
[0232] 图26是实施于图25的数字控制接口中的当前组合逻辑块的另一实施例；
[0233] 图27是根据本发明的一个实施例的包含集成电路、裸片相依组件及偏置电路的 半导体裸片的图解性表示；
[0234] 图28表示图27的组合件的双裸片配置；
[0235] 图29展示利用HBT裸片及Si裸片的双裸片配置；
[0236] 图30是根据本发明的功率放大器电路的示意性表示；
[0237] 图31是根据本发明的包含用于产生偏置信号的电阻的功率放大器电路的一个特 定配置的示意性及框图；
[0238] 图32、33及34是展示图31的电阻如何与0参数及温度相关的图表；
[0239] 图35展示根据本发明的用以产生经补偿控制信号的V-I电路的实例；
[0240] 图36是图解说明图35的V-I电路的不同Vbatt设定的输出电压对温度的不同曲 线图的图表；
[0241] 图37A及37B展示未经补偿功率放大器实例的第一级及第二级的静态电流对温度 的曲线图；
[0242] 图38A及38B是本发明的经补偿功率放大器的第一级及第二级的静态电流对温度 的曲线图；
[0243] 图39展示在不同实例温度下的经计算增益对功率输出的曲线图；
[0244] 图40呈现参考图38A及38B描述的变化的参数的不同组合的增益对功率输出的 曲线图；
[0245] 图41A是根据本发明的另特定实施例实施的功率放大器模块的平面图；
[0246] 图41B是图41A的功率放大器模块的侧视图；
[0247] 图42示意性地描绘根据本发明的特定方面实施的无线装置的特定实施例的实 例；
[0248] 图43是图解说明包含由本发明例示的BiFET的结构的截面图的图式；
[0249] 图44是展示图43的结构的替代实施例的截面图的图式；
[0250] 图45展示可经实施以制作图43的结构的根据本发明的过程的步骤；
[0251] 图46呈现可经实施以制作图44的结构的本发明的过程步骤；
[0252] 图47展示可经实施以制作图43及44的HBT的本发明的一个实施例的过程步骤；
[0253] 图48展示可经实施以制作图43的FET及图44的第一FET的本发明的过程的步 骤；
[0254] 图49展示可经实施以制作图44的第二FET的根据本发明的方面的过程步骤；
[0255] 图50是展示针对本发明的一些实施例具有电路（例如功率放大器（PA)电路）的 半导体裸片可包含具有如本文中所描述的一个或一个以上特征的BiFET装置的框图；
[0256] 图51是展示在一些实施例中具有PA控制器及/或开关控制器电路的半导体裸片 可包含具有如本文中所描述的一个或一个以上特征的BiFET装置的框图；
[0257] 图52是展示在一些实施例中经封装模块可包含具有如本文中所描述的一个或一 个以上特征的裸片的框图；
[0258] 图53是展示在一些实施例中无线装置可包含具有如本文中所描述的一个或一个 以上特征的模块（例如经封装模块（图52))的框图；
[0259] 图54示意性地展示具有集成电路的半导体裸片；
[0260] 图55展示根据本发明的具有形成于半导体衬底上的层堆叠的HBT的实例；
[0261] 图56八、568、56(：、560、56￡、56?及566呈现可使用与图55的冊1'相关联的各种层 形成的半导体电阻器的实施例；
[0262] 图 56A-1、56B-1、56C-1、56D-1、56E-1、56F-1 及 56G-1 分别是图 56A、56B、56C、56D、 56E、56F及56G的半导体电阻器的电不意图；
[0263] 图57A是根据本发明的包含电阻性区域的半导体结构的侧视图；
[0264] 图57B是图57A的展示其中所提供的电阻性区域的端子的结构的俯视平面图；
[0265] 图57C是由图57A的电阻性区域形成的电阻器的示意性表示；
[0266] 图58展示图57C的连接到晶体管的电阻器；
[0267] 图59A、59B及59C是图58的电路元件的不同实施例的示意性表示；
[0268] 图60是根据本发明的形成于裸片上的半导体电阻器的示意性及框图表示；
[0269] 图61A是说明性无线装置的示意性框图；
[0270] 图61B是另一说明性无线装置的示意性框图；
[0271] 图61C是可用于图61A及61B的无线装置中的说明性功率放大器模块的框图；
[0272] 图62是展示根据本发明的实施例的具有终止电路的功率放大器系统的示意性及 电路框图；
[0273] 图63A是图解说明根据本发明的另一实施例的具有终止电路的实例功率放大器 模块的框图；
[0274] 图63B图解说明根据本发明的特定实施例的实例衬底；
[0275] 图64A、64B及64C展示将图63A的实施例的性能与常规实施方案相比较的模拟结 果；
[0276] 图65是图解说明根据本发明的另一实施例的裸片及实例终止电路的框图；
[0277] 图66是根据本发明的又一实施例的制造模块的说明性方法的过程流程图；
[0278] 图67A是根据本发明的特定方面的发射线的实施例的截面；
[0279] 图67B示意性地表示图67A的实例发射线；
[0280] 图68A是附着到图67A的发射线的线接合的侧视图；
[0281] 图68B图解说明包含图67A的发射线的衬底的实例；
[0282] 图68C表示包含图68B的多个衬底的阵列的实例；
[0283] 图69是包含图67A的发射线的实例模块的示意性框图；
[0284] 图70A、70B、70C及70D是图解说明图67A的发射线及69的模块中所实施的其它 发射线当中的关系的图表；
[0285] 图71是经由图67A的发射线彼此耦合的两个射频（RF)组件的框图；
[0286] 图72八、728、72(：、720、72￡及72?是可经由图674的发射线彼此电耦合的各种实例 RF组件的示意性框图；
[0287] 图73是根据本发明实施以包含图67A的发射线的另一实例移动装置的示意性框 图；
[0288] 图74A是根据本发明的一个实施例的晶片的平面图；
[0289] 图74B是图74A的晶片的一部分的部分放大的平面图；
[0290] 图75A图解说明根据本发明，在衬底的第一侧或前侧上方形成钝化层；
[0291] 图75B展示根据本发明，在钝化层上方形成并图案化光致抗蚀剂层且使用所述光 致抗蚀剂层来图案化钝化层；
[0292] 图75C描绘根据本发明，使用光致抗蚀剂层作为掩模形成氮化钽（TaN)终止层；
[0293] 图7?描绘根据本发明，移除光致抗蚀剂层且在TaN终止层上方形成导电层；
[0294]图75E展示如本文中所教示，将载体板附着到衬底的前侧且在衬底的背侧上形成 并图案化光致抗蚀剂层；
[0295] 图75F描绘根据本发明的此方面，从背侧到衬底中形成穿晶片通孔；
[0296] 图75G图解说明作为本发明的背侧工艺的一个实施例的一部分，移除光致抗蚀剂 层且在穿晶片通孔上方形成势垒层；
[0297] 图75H展示在势垒层上方形成种子层且在所述种子层上方形成铜层；
[0298] 图751描绘从晶片的前侧移除载体板；
[0299] 图76A是根据本发明的说明性经封装模块的俯视平面图；
[0300] 图76B展示图76A的沿图76A的线A-A截取的经封装模块的截面；
[0301] 图77展示可经实施以制作包含具有集成电路（1C)的裸片的经封装模块的本发明 的过程步骤；
[0302] 图78A及78B展示经配置以接纳多个裸片以形成经封装模块的实例层压面板的前 侧及背侧；
[0303] 图79A、79B及79C展示根据本发明的经配置以产生个别模块的面板的层压衬底的 各种图式；
[0304] 图80展示具有将被单个化以安装于层压衬底上的多个裸片的经制作半导体晶片 的实例；
[0305] 图81描绘展示用于在安装于层压衬底上时促进连接性的实例电接触垫的个别裸 片；
[0306] 图82A及82B展示经制备以用于安装实例表面安装技术（SMT)装置的层压衬底的 俯视图及侧视图；
[0307] 图83A及83B展示安装于层压衬底上的实例SMT装置的俯视图及侧视图；
[0308] 图84A及84B展示根据本发明的经制备以用于安装裸片的层压衬底的俯视图及侧 视图；
[0309] 图85A及85B展示安装于层压衬底上的裸片的俯视图及侧视图；
[0310] 图86A及86B展示根据本发明的通过线接合电连接到层压衬底的裸片的俯视图及 侧视图；
[0311] 图87A及87B展示形成于层压衬底上且经配置以促进由线接合界定的区与线接合 外部的区之间的电磁（EM)隔离的线接合的俯视图及侧视图；
[0312] 图88展示根据本发明的用于将模制化合物引入到层压衬底上方的区域的模制配 置的侧视图；
[0313] 图89展示经由图88的模制配置形成的包覆模制件的侧视图；
[0314] 图90展示具有包覆模制件的面板的前侧；
[0315] 图91展示可如何移除包覆模制件的上部部分以暴露EM隔离线接合的上部部分的 侧视图；
[0316] 图92A展示其中包覆模制件的一部分使其上部部分移除以更佳暴露EM隔离线接 合的上部部分的面板的一部分的图像；
[0317] 图92B是类似于图92A的图式，其展示喷射于面板的顶部上以与EM隔离线接合的 经暴露上部部分形成导电表面的金属涂料的涂覆；
[0318] 图93展示导电层的侧视图，所述导电层形成于包覆模制件上方以使得所述导电 层与EM隔离线接合的经暴露上部部分电接触；
[0319] 图94展示根据本发明的教示的其中导电层可为喷涂金属涂料的面板的图像；
[0320] 图95展示从面板切割的个别经封装模块；
[0321] 图96A、96B及96C展示个别经封装模块的图式；
[0322] 图97是展示安装于可包含如本文中所描述的一个或一个以上特征的无线电话板 上的模块中的一者或一者以上的框图；
[0323] 图98A是可经实施以将具有如本文中所描述的一个或一个以上特征的经封装模 块安装于电路板（例如图97的电话板）上的过程的流程图；
[0324]图98B是描绘其上安装有经封装模块的电路板的框图；
[0325] 图98C是展示具有其上安装有经封装模块的电路板的无线装置的框图；
[0326] 图98D描绘具有射频（RF)隔离结构的电子装置；
[0327] 图99A是根据本发明的特定实施例的确定通孔放置的说明性过程的流程图；
[0328] 图99B是根据本发明的另一实施例的确定通孔放置的说明性过程的流程图；
[0329] 图100A及100B是对应于不同通孔放置的说明性电磁干扰（EMI)分布概况；
[0330] 图100C是图100A及100B中的EMI数据的图例；
[0331] 图101是图解说明通孔密度与逆辐射功率之间的关系的图表；
[0332] 图102A及102B分别是具有对应于图100A及100B中所展示的EMI分布概况的通 孔放置的衬底的俯视平面图；
[0333] 图103是关于图解说明根据本发明的方面的作为封装工艺的一部分提供集成式 EMI屏蔽的方法的一个实例的过程步骤的流程图；
[0334] 图104是包含衬底及安装到其的一个或一个以上裸片的电子模块的一个实例的 侧视图；
[0335] 图105是根据本发明的方面的并入集成式EMI屏蔽的装置封装的一个实例的截面 侧视图；
[0336] 图106A是根据本发明的方面的并入集成式EMI屏蔽的装置封装的另一实例的截 面侧视图；
[0337] 图106B是图解说明根据本发明的方面的连续线接合轨迹的装置封装的一部分的 平面图；
[0338] 图107是根据本发明的方面的线接合弹簧的一个实例的图解说明；
[0339] 图108是图解说明根据本发明的方面的形成线接合弹簧的方法的一个实例的流 程图；
[0340] 图109是根据本发明的方面的线接合弹簧的一个实例的详细扩大图；
[0341] 图110是类似于图109的图式，其图解说明根据本发明的方面的线接合弹簧在转 移模制工艺期间的变形；
[0342] 图111是根据本发明的方面的并入于装置封装中的线接合弹簧的一个实例的截 面侧视图图像；及
[0343] 图112是根据本发明的方面的线接合弹簧的一个实例的平面图图像。

【具体实施方式】
[0344]I?介绍
[0345] 现在参考图1，其展示根据本发明的说明性模块101的示意性框图。模块101可实 现合意的线性电平及/或范围及合意的PAE。模块101可包含功率放大器系统的一些或所 有部分。模块101可称为多芯片模块及/或功率放大器模块。模块101可包含衬底102、 一个或一个以上裸片（包含功率放大器裸片103)、一个或一个以上电路元件、匹配网络104 等等或其任何组合。如图1中所图解说明，所述一个或一个以上裸片可包含功率放大器裸 片103及控制器裸片，例如功率放大器偏置控制裸片106。
[0346] 模块101可包含多个裸片及/或附着到及/或耦合到衬底102的其它组件。举例 来说，所述其它组件可包含表面安装组件（SMC)及/或由衬底102形成的组件，例如由衬底 迹线形成的电感器。在一些实施方案中，衬底102可为经配置以支撑裸片及/或组件且在模 块101安装于电路板（例如电话板）上时提供到外部电路的电连接性的多层衬底。因此， 衬底102可经配置以接纳多个组件，例如裸片及/或单独无源组件。如图1中所图解说明， 功率放大器裸片103、功率放大器偏置控制裸片106、电容器107及电感器108附着到衬底 102。衬底102可为具有表面处理镀层的层压衬底。
[0347] 功率放大器裸片103可为用于实施功率放大器的任何适合裸片。根据本发明的一 些实施例，所述功率放大器裸片可借助于一个或一个以上线接合耦合到衬底102。举例来 说，此线接合可包含下文章节II中所描述的特征的任何组合。在特定实施方案中，这些线 接合可将功率放大器裸片103电连接到包含下文在章节X中描述的特征的任何组合的RF 发射线。此发射线可实施于衬底102上。或者或另外，所述一个或一个以上线接合可包含 于章节IX中所描述的终止电路中的一者或一者以上中。
[0348] 在若干个实施方案中，功率放大器裸片103为砷化镓（GaAs)裸片。在这些实施方 案中的一些实施方案中，GaAs裸片包含使用包含（举例来说）双极场效应晶体管（BiFET) 工艺的异质结双极晶体管（HBT)工艺形成的晶体管。根据本发明的各种实施例，此些晶体 管中的一者或一者以上可包含下文在章节IV中描述的晶体管的特征的任何组合。或者或 另外，包含通过HBT工艺形成的GaAs晶体管的功率放大器裸片103还可包含通过HBT工艺 形成的电阻器，例如包含如下文在章节VIII中描述的特征的任何组合的电阻器。
[0349] 功率放大器裸片103可经由模块101的输入引脚RF_IN接收RF信号。功率放大器 裸片103可包含一个或一个以上功率放大器，包含（举例来说）经配置以放大RF信号的多 级功率放大器。功率放大器裸片103可有利地包含输入匹配网络、第一功率放大器级（其可 称为驱动器放大器）、级间匹配网络、第二功率放大器级（其可称为输出放大器）、偏置电路 或其任何组合。所属领域的技术人员应理解，功率放大器裸片可包含一个或一个以上功率 放大器级。此外，在本发明的特定实施方案中，输入匹配网络及/或级间匹配网络可在功率 放大器裸片103外部。虽然图1图解说明模块101中的一个功率放大器裸片103,但应进一 步理解，在本发明的其它实施方案中，模块101中可包含两个或两个以上功率放大器裸片。
[0350] 根据本发明的特定实施方案，功率放大器可包含第一功率放大器级及第二功率放 大器级。第一级及/或第二级可包含一个或一个以上双极晶体管。在本发明的特定实施例 中，这些双极晶体管中的一者或一者以上可包含本文中下文在章节IV中描述的特征的任 何组合。RF输入信号可借助于输入匹配网络提供到第一功率放大器级。输入匹配网络可接 收第一偏置信号。第一偏置信号可在如图1中所图解说明的功率放大器偏置控制裸片106 上产生。在一些其它实施方案（未图解说明）中，第一偏置信号可在功率放大器裸片103上 或在模块101外部产生。第一功率放大器级可放大RF输入且经由级间匹配电路将经放大 RF输入提供到第二功率放大器级。根据附录G中所描述的特征的任何组合，级间匹配电路 可包含用以匹配RF信号的基本频率且以RF信号的谐波的相位终止的单独终止电路。级间 匹配电路可接收第二级偏置信号。第二偏置信号可在如图1中所图解说明的功率放大器偏 置控制裸片106上产生。在一些其它实施方案（图1中未图解说明）中，第二偏置信号可 在功率放大器裸片103上或在模块101外部产生。第二功率放大器级可产生经放大RF输 出信号。
[0351] 经放大RF输出信号可经由输出匹配网络104提供到功率放大器裸片103的输出 引脚RFOUT。根据本发明的特定实施例，经放大RF输出信号可经由RF发射线提供到输出 匹配网络104及/或从所述输出匹配网络提供，所述RF发射线具有下文在章节X中进一步 详细描述的特征的任何组合。匹配网络104可提供于模块101上以帮助减小信号反射及/ 或其它信号失真。例如，根据本文中下文在章节IX中描述的特征的任何组合，输出匹配网 络104可包含用以匹配RF信号的基本频率且以RF信号的谐波的相位终止的单独终止电 路。
[0352] 功率放大器裸片103可包含一个或一个以上裸片上无源电路元件，例如电容器、 电阻器或电感器。例如，功率放大器裸片103可包含一个或一个以上电阻器。在一些实施 例中，功率放大器裸片103可包含一个或一个以上半导体电阻器，所述半导体电阻器包含 下文在章节VIII中描述的特征的任何组合。
[0353] 或者或另外，功率放大器裸片103可包含与减小高RF损耗镀层的影响相关的特 征，（举例来说）包含下文在章节III中描述的特征的任何组合。作为一个实例，功率放大 器裸片103可包含电连接到裸片上无源电路元件的第一引线及电连接到输出信号以引导 电流远离电连接到所述第一引线的接合垫的第二引线。
[0354] 功率放大器裸片103可包含双模式功率放大器。根据本发明的一些实施例，一个 或一个以上裸片可包含下文在章节V中描述的双模式功率放大器控制接口的特征的任何 组合。双模式功率放大器控制接口可实施于功率放大器裸片103及/或另一裸片（例如功 率放大器偏置控制裸片106)上。
[0355] 如图1中所进一步图解说明，模块101可包含安装到衬底102的功率放大器偏置 控制裸片106。在本发明的特定实施例中，功率放大器偏置控制裸片106可基于功率放大器 裸片103的性质的指示符（例如功率放大器裸片103的工艺变化的指示符）通过实施本文 中下文在章节VI中描述的特征的任何组合产生功率放大器偏置控制信号。功率放大器偏 置控制裸片106还可基于在模块101的控制引脚CONTROL上接收的控制数据（例如指示安 置于功率放大器裸片103上的功率放大器的功率模式的控制数据）产生功率放大器偏置控 制信号。
[0356] 还如图1中所图解说明，功率放大器模块101的一个或一个以上电路元件可包含 电容器107及/或电感器108。所述一个或一个以上电路元件可安装到衬底102及/或实 施于衬底102上。例如，电感器108可在衬底102上实施为衬底102上的迹线或安装到衬 底102的表面安装组件（SMC)。电感器108可操作为扼流圈电感器，且可安置于在供应电压 引脚VCC上接收的供应电压与功率放大器裸片103之间。电感器108可给功率放大器裸片 103上的功率放大器提供在供应电压引脚VCC上接收的供应电压，同时对高频率RF信号分 量进行扼流及/或阻挡。电感器108可包含电连接到供应电压引脚VCC的第一端及电连接 到与功率放大器裸片103相关联的双极晶体管的集极的第二端。电容器107可充当解耦电 容器。如图1中所图解说明，电容器107包含电连接到电感器108的第一端的第一端及电 耦合到接地的第二端，所述接地在特定实施方案中使用模块101的接地引脚（图1中未图 解说明）提供。电容器107可将低阻抗路径提供到高频率信号，借此减小功率放大器供应 电压的噪声，从而改进功率放大器稳定性及/或改进电感器108作为RF扼流圈的性能。在 一些实施方案中，电容器107可包含SMC。
[0357] 模块101还可包含可电连接到（举例来说）功率放大器裸片103的一个或一个以 上电力供应器引脚及/或一个或一个以上参考电压引脚。功率放大器裸片103可包含一个 或一个以上穿晶片通孔。穿晶片通孔可电耦合到在接地电位下配置的供应器引脚。穿晶片 通孔可包含下文在章节XI中描述的穿晶片通孔的特征的任何组合。例如，穿晶片通孔可为 氮化钽终止的穿晶片通孔。一个或一个以上电力供应器引脚可将供应电压（例如功率高或 VCC供应电压）提供到功率放大器。
[0358] 根据特定实施例，模块101可有利地包含RF屏蔽及/或RF隔离结构。例如，所述 模块可包含本文中下文在章节XII及章节XIII中描述的特征的任何组合以提供此些RF屏 蔽或RF隔离结构。
[0359] 模块101可经修改以包含较多或较少组件，包含（举例来说）额外功率放大器裸 片、电容器及/或电感器。例如，模块101可包含一个或一个以上额外匹配网络。作为另一 实例，模块101可包含额外功率放大器裸片以及经配置以操作为解耦电容器及扼流圈电感 器的额外电容器及电感器。模块101可经配置以具有额外引脚，例如在其中将单独电力供 应提供到安置于功率放大器裸片101上的输入级的实施方案及/或其中模块101跨过多个 频带操作的实施方案中。
[0360]II.线接合垫系统及相关方法
[0361] 为减小与高RF损耗镀层（例如，举例来说，Ni/Pd/Au镀层）相关联的RF损耗，在 一些实施例中，重新配置焊料掩模以阻止电镀线接合区的边缘及侧壁。使线接合区的边缘 及侧壁不含高RF损耗镀层（例如Ni/Pd/Au镀层）提供使RF电流围绕高电阻率材料流动 的路径，此减小与高电阻率电镀材料相关联的RF信号损耗。如上文所指示，本发明的这些 方面可与本发明的其它方面组合以更进一步改进功率放大器模块及其中使用功率放大器 模块的装置的性能。
[0362] 线接合是用于将电路装置（举例来说，集成电路（1C)裸片）连接到封装的下一层 级的技术。这些电路装置通常包含（举例来说）通过焊球接合、楔接合等等电连接到嵌入 于装置封装或衬底中的导体上的线接合垫的多个小导电引线/垫。衬底上的线接合垫提供 1C与衬底之间的电连接，从而准许1C与外部世界介接。在任一类型的线接合中，导线使用 热、压力及超声波能量的某一组合附着于两端处以制作焊接件。
[0363] 多个铜图案形成于电连接到电路图案的衬底上，且填充物（例如电介质）填充于 铜图案之间以使得铜图案的上部表面被暴露。然而，裸铜不可容易地焊接或接合且需要用 促进焊接或接合的材料电镀。用材料覆盖不应焊接/接合的区以抵抗电镀。一般来说，焊 料抗蚀剂指用作掩模且阻止电镀材料粘合到经遮蔽铜迹线的聚合物涂层。将表面电镀材料 电镀到经暴露铜迹线的顶部层上以提供线接合垫。在一些应用中，线接合垫适于直接线接 合于有源电路上方以避免损坏易碎装置且降低功率集成电路的金属电阻。
[0364] 现在参考图2,其图解说明根据本发明的一个特定实施例的1C模块109的一部分， 所述1C模块包含1C111，衬底121，铜迹线112,线接合垫113、114及接合线116。所述1C 通过导线116线接合到线接合垫113及114。在所图解说明的实施例中，线接合垫113为6 导线线接合垫且线接合垫114为3导线线接合垫。在其它实施例中，不同数目个导线116 可附着到线接合垫113及114。线接合垫113及14包含接合区119、侧壁117及边缘118。
[0365] 图3图解说明用于形成线接合垫的示范性过程122的流程图。关于图2中所图解 说明的实施例描述过程122。陈述123以衬底121开始，所述衬底形成有电介质层及导体 层112(包含衬底121的上部表面上的迹线112)以形成电路路径，如半导体制作领域的技 术人员已知。
[0366] 在陈述124处，过程122将焊料掩模涂覆到将被维持不含电镀材料的1C模块109 的所述区，如半导体制作领域的技术人员可能知晓。焊料掩模开口界定电镀材料将粘合到 其的区。在一些实施例中，所述焊料掩模开口将线接合垫113及114的线接合区119、侧壁 117以及边缘118暴露于电镀材料。在本发明的其它实施例中，迹线112以及线接合垫113 及114的线接合区119、侧壁117及边缘118对电镀工艺开放。
[0367] 在陈述126处，用电镀材料电镀铜迹线112的经暴露区（不含焊料掩模）以形成 线接合垫113及114,如半导体制作领域的技术人员可能知晓。
[0368] 在本发明的实施例中，电镀材料为镍/金（Ni/Au)。在陈述126处，在铜迹线112 上方电镀镍层且在所述镍层上方电镀金层。举例来说，电镀技术的实例包含浸镀沉积、电解 电镀、无电极电镀等等。
[0369] 在本发明的特定实施例中，铜迹线在约5微米与约50微米厚之间，且优选地为大 约20微米。Ni/Au镀层中的镍层在约2. 5微米到约7. 6微米厚之间，且更优选地在约5微 米到约7微米之间。金层为大约0. 70+/-0. 2微米厚，且更优选地为大约0. 5+/-0. 1微米。
[0370] 传统上，Ni/Au已成为射频集成电路（RFIC)产品的标准表面电镀材料。射频（RF) 为约30kHz到约300GHz的范围内的振荡速率。在一实施例中，RFIC111线接合到电镀于 衬底121的表面上的Ni/Au线接合垫113及114以形成RFIC111与其封装的电连接。然 而，金价格的增加已增加与Ni/Au表面镀层相关联的封装成本。
[0371] 为减小封装成本，使用镍/钯/金（Ni/Pd/Au)电镀材料来形成RFIC的线接合垫。 在一实施例中，RFIC111线接合到电镀于衬底121的表面上的Ni/Pd/Au线接合垫113及 114以形成RFIC111与其封装的电连接。Ni/Pd/Au镀层使用比Ni/Au电镀材料少的金，且 随着金价格增加，Ni/Pd/Au镀层比Ni/Au电镀材料有利地成本较少。
[0372] 如图4中所展示，其图解说明根据本发明的实施例的（举例来说）衬底121的表 面上的Ni/Pd/Au线接合垫113的截面。可应用于模块中的任何其它接合垫（例如图2的 114)的如图4中所展示的Ni/Pd/Au线接合垫113包含镍层127、钯层128及金层129。
[0373] 现在参考图3及4,在陈述126处，在铜迹线112上方电镀镍层127 ;在镍层127上 方电镀钯层128,且在钯层128上方电镀金层129。举例来说，电镀技术的实例包含浸镀沉 积、电解电镀、无电极电镀等等。
[0374] 在图4中所图解说明的本发明的实施例中，铜迹线112的高度Heu在约5微米与约 50微米之间，且优选地为20微米。镍层127的高度HNi在约2. 5微米到约7. 6微米之间， 且更优选地在约5微米到约7微米之间。钯层128的高度HPd为大约0. 09+/-0. 06微米，且 更优选地为大约0. 1+/-0. 01微米。金层129的高度HAu为大约0. 10+/-0. 05微米，且更优 选地为大约0. 1+/-0. 01微米。
[0375] 然而，由于薄钯层128及金层129以及镍层127的铁磁本质，因此在射频下电镀有 Ni/Pd/Au的表面具有比电镀有Ni/Au的表面高的薄片电阻。薄片电阻适用于其中薄膜（例 如，举例来说，半导体的表面处理镀层）被视为二维实体的二维系统。其类似于三维系统中 的电阻率。当使用术语薄片电阻时，电流必须沿薄片的平面而非垂直于薄片的平面流动。
[0376] 在上文所描述的Ni/Au线接合垫实施例中，Ni/Au的薄片电阻在2GHz下为大约 30mQ/平方，而上文所描述及图4中所图解说明的Ni/Pd/Au线接合垫实施例中的Ni/Pd/ Au的薄片电阻在2GHz下为大约150mQ/平方。因此，代替Ni/Au电镀材料，用Ni/Pd/Au电 镀材料电镀线接合垫113及114可导致额外RF损耗。此又可影响产品性能及良率。在一 些实施例中，电镀有Ni/Pd/Au的表面可使RF损耗潜在地增加大约0.ldB到大约0. 4dB，或 等效地影响功率效率大约1 %到大约4%。
[0377] 此外，振荡信号经受集肤效应。集肤效应是交流电流使自身分布于导体内以使得 所述导体的表面附近的电流密度大于其核心处的趋势。即，电流趋向于在称作集肤深度的 平均深度处在导体的皮肤处流动。集肤效应致使导体的有效电阻随电流的频率增加，这是 因为许多导体携载极少电流。集肤效应是由于由交流电流诱发的涡流电流造成。随着信号 的频率增加（举例来说，增加到RF频率），集肤深度减少。另外，涡流电流还致使导体的边 缘处的交流RF电流的拥挤。因此，RF电流的主要部分在导体112的边缘及侧壁上行进。
[0378] 图5图解说明根据本发明的另一实施例的RFIC模块131的扩大部分，所述RFIC 模块131包含RFIC132、衬底141、铜迹线133、线接合垫134及136以及接合线116。RFIC 132通过接合线116线接合到线接合垫134及136。在所图解说明的实施例中，线接合垫 134为6导线线接合垫且线接合垫136为3导线线接合垫。在其它实施例中，其它数目个导 线116 (例如，举例来说，1、2、3、4、5或6个以上）可附着到线接合垫134及136。线接合垫 136包含接合区139、侧壁137及边缘138。
[0379] 为减小RF信号损耗，制作工艺可将Ni/Pd/Au线接合垫134限于（举例来说）接 合区139,从而使侧壁137及边缘138不含Ni/Pd/Au电镀材料。大多数RF电流行进通过环 绕经电镀线接合区139的未电镀的边缘及侧壁，而非行进通过如图2及4中所图解说明的 经电镀边缘138及侧壁137。因此，RF损耗减小。
[0380] 在图6中，其展示根据本发明的另一实施例的用于形成Ni/Pd/Au线接合垫134及 136的示范性过程142的流程图。关于图5中所图解说明的实施例描述过程142。陈述143 以衬底141开始，所述衬底形成有电介质层及导体层133 (包含衬底141 (图7)的上部表面 上的迹线133)以形成电路路径，如半导体制作领域的技术人员可能知晓。
[0381] 在陈述144处，在一实施例中，重新配置焊料掩模以覆盖示范性地线接合垫134的 边缘138及侧壁137。在另一实施例中，重新配置焊料掩模以覆盖迹线133以及线接合垫的 边缘138及侧壁137。焊料掩模开口覆盖线接合区139,以使得线接合区139对电镀工艺开 放，而边缘138及侧壁137不对电镀工艺开放。在本发明的实施例中，由焊料掩模覆盖的边 缘138的宽度应至少宽于焊料掩模开口对齐公差。在另一实施例中，由焊料掩模覆盖的边 缘138的宽度为大约10微米到200微米，且优选地为50微米到100微米。
[0382] 在陈述146处，过程142将经重新配置焊料掩模涂覆到RFIC模块131，如半导体制 作领域的技术人员可能知晓。
[0383] 在陈述147处，过程142用Ni/Pd/Au电镀材料电镀RFIC模块131以形成线接合 垫，如半导体制作领域的技术人员可能知晓。举例来说，电镀技术的实例包含浸镀沉积、电 解电锻、无电极电锻等等。
[0384] 作为与本发明相关的其它细节的实例，图7图解说明根据本发明的实施例的衬底 141的表面上的示范性Ni/Pd/Au线接合垫134的截面。如所展示的Ni/Pd/Au线接合垫134 包含镍层148、钯层149及金层151。如图7中所图解说明，Ni/Pd/Au线接合垫134的边缘 138及侧壁137不含Ni/Pd/Au镀层。
[0385] 现在共同参考图6及7,镍层148电镀于铜迹线133上方；钯层149电镀于镍层148 上方，且金层151电镀于钯层149上方。举例来说，电镀技术的实例包含浸镀沉积、电解电 锻、无电极电锻等等。
[0386] 在图7中所图解说明的实施例中，铜迹线133的高度Heu在约5微米与约50微米 之间，且优选地为大约20微米。镍层148的高度HNi在约2. 5微米到约7. 6微米之间，且更 优选地在约5微米到约7微米之间。钯层149的高度HPd为大约0. 09+/-0. 06微米，且更优 选地为大约0. 1+/-0. 01微米。金层151的高度HAu为大约0. 10+/-0. 05微米，且更优选地 为大约0. 1+/-0. 01微米。
[0387] 图8是根据本发明的实施例的将具有边缘/侧壁暴露的表面与边缘/侧壁电镀的 表面的迹线的RF损耗相比较的图表152。图表152沿y轴或垂直轴展示以分贝（dB)表达 的功率损耗且沿x轴或水平轴展示以千兆赫（GHz)表达的频率。RF信号的功率损耗在介于 从约1. 40GHz到约2. 25GHz的范围内的频率下计算为101og1(l[RFpowerout/RFpowerin]。
[0388] 图表152包含表示通过RFIC衬底上的各个迹线的RF信号的功率损耗的线153、 156、158、161及163。线153指示通过裸铜迹线（无表面处理层）的RF信号的RF功率损 耗。在大约1. 9GHz下，如点154所指示，功率损耗为大约0. 614dB。
[0389] 线156指示通过包含使其边缘及侧壁不含镀层的Ni/Au接合垫的铜迹线的RF信 号的功率损耗，而线158指示通过包含其中其边缘及侧壁电镀有Ni/Au电镀材料的Ni/Au 接合垫的铜迹线的功率损耗。线156上的点157指示功率损耗在大约1. 9GHz下为大约 0. 729dB，且线158上的点159指示功率损耗在大约1. 9GHz下为大约0. 795dB。
[0390] 线161指示通过包含使其边缘及侧壁不含镀层的Ni/Pd/Au接合垫的铜迹线的RF 信号的功率损耗，而线163指示通过包含其中其边缘及侧壁电镀有Ni/Pd/Au电镀材料的 Ni/Pd/Au接合垫的铜迹线的功率损耗。线161上的点162指示功率损耗在大约1. 9GHz下 为大约0. 923dB，且线163上的点164指示功率损耗在大约1. 9GHz下为大约1. 191dB。
[0391] 参考图8中所图解说明的实施例，裸铜迹线（线153)提供最小功率损耗，且包含 具有经电镀边缘及侧壁的Ni/Pd/Au接合垫的迹线（线163)提供最大RF功率损耗。具有 Ni/Au接合垫的迹线（线156、158)产生比具有Ni/Pd/Au接合垫的迹线（线161、163)对 RF信号少的功率损耗。与Ni/Au接合垫的迹线相比较，具有经暴露边缘及侧壁的迹线（线 156)产生比具有经电镀边缘及侧壁的迹线（线158)少的功率损耗。类似地，具有包括经暴 露边缘及侧壁的Ni/Pd/Au接合垫的迹线（线161)产生比具有经电镀边缘及侧壁的Ni/Pd/ Au接合垫的迹线（线163)对RF信号少的功率损耗。如箭头166所指示，在一实施例中，通 过不使其边缘及侧壁电镀有Ni/Pd/Au电镀材料的Ni/Pd/Au接合垫的RF信号的RF功率损 耗比通过具有电镀有Ni/Pd/Au的边缘及侧壁的Ni/Pd/Au接合垫的RF信号的RF功率损耗 小大约0. 26dB。
[0392] 在本发明的特定实施例中，存在暴露于过程142的经电镀线接合区139的最小宽 度以实现成功且可靠线接合连接。上文所描述的图5及7图解说明配合于铜迹线133的均 匀宽度内的线接合垫134及136的实施例。换句话说，经电镀线接合区139的宽度以及未 电镀的边缘138及侧壁137的宽度不超出线接合垫134的区中的迹线133的均匀宽度，且 类似地适用于线接合垫136及邻近于相应线接合垫的迹线133的区。
[0393] 接下来关于图9A到9F，其图解说明线接合垫的示范性布局，其中经电镀接合区 139的最小宽度及至少一个未电镀的边缘138的宽度超出相应线接合垫的区及邻近于所述 线接合垫的迹线133的区中的迹线133的均匀宽度。在一实施例中，如果在用焊料掩模覆 盖线接合垫的边缘138以使得其保持不含镀层之后，线接合区139的最小大小需要未被满 足，那么可使迹线133的宽度随最小边缘暴露成比例地增加以满足大小需要。
[0394] 更具体来说，图9A到9D图解说明具有环绕线接合垫的经暴露边缘138及侧壁137 的线接合垫的示范性布局。在用于特定所要应用的本发明的实施例中，如果在用焊料掩模 覆盖线接合垫的边缘138以使得其保持不含镀层之后，线接合区139的最小大小需要未被 满足，那么可使迹线133的宽度随最小边缘暴露变形以满足线接合区139大小需要。换句 话说，线接合区的布局满足或大于由衬底技术的设计规则设定的最小尺寸，且同时最小化 包含接合区的铜迹线的经电镀边缘及侧壁。因此，RF电流在高电阻性经电镀边缘及侧壁上 流动通过最小距离。在图9A到9D中，迹线133在线接合垫的区中在宽度上扩展以容纳线 接合区139。此外，经扩展迹线133准许线接合垫在焊料掩模工艺期间维持经覆盖边缘138 及侧壁137 (未图解说明），此又准许完整线接合垫沿相应线接合垫的所有周界维持经暴露 边缘138及侧壁137。
[0395] 图9E及9F图解说明其中迹线133包含线接合垫，但电路布局考虑限制垫大小且 阻止在遮蔽工艺期间用焊料掩模覆盖边缘138的示范性布局。在一个实施例中，迹线133 随线接合垫变形以容纳线接合区139。在另一实施例中，迹线133在线接合垫的区中变形以 容纳线接合区139。在图9E中，迹线133随一个线接合垫变形以容纳3导线线接合区139。 在图9F中，迹线133随各自具有接合垫区139的两个线接合垫变形以容纳两个2线接合区 139,如所展示。因此，经变形迹线133准许电镀边缘及侧壁的最小长度，或换句话说，最大 化未电镀的边缘及侧壁的长度以减小RF损耗且维持线接合垫的所需可接合区。
[0396]作为本发明的优点，为减小成本，在一些实施例中，代替Ni/Au将Ni/Pd/Au电镀到RFIC模块的衬底的表面迹线上以形成线接合区。然而，Ni/Pd/Au具有比Ni/Au高的RF薄 片电阻，且此导致行进通过Ni/Pd/Au线接合区的信号比行进通过Ni/Au线接合区的信号高 的RF损耗。为减小与高RF损耗镀层（例如，举例来说，Ni/Pd/Au镀层）相关联的RF损耗， 在一些实施例中，重新配置焊料掩模以阻止电镀线接合区的边缘及侧壁。使线接合区的边 缘及侧壁不含高RF损耗镀层（例如Ni/Pd/Au镀层）提供RF电流流动通过低电阻率材料 的路径，此减小与高电阻率电镀材料相关联的RF信号损耗。
[0397] 尽管已关于Ni/Pd/Au表面镀层描述实施例，但所揭示系统及方法适用于任何高 RF损耗表面镀层，例如，举例来说，Sn、Pb、铁磁性材料的其它表面等等。
[0398] 特定实施例的以上详细说明并非打算为穷尽性或将本发明限于上文所揭示的精 确形式。尽管上文出于说明性目的而描述本发明的特定实施例及实例，但如相关领域的技 术人员将认识到，可在本发明的范围内做出各种等效修改。举例来说，尽管以给定次序呈现 过程或框，但替代实施例可以不同次序执行具有步骤的例程或使用具有框的系统，且可删 除、移动、添加、细分、组合及/或修改一些过程或框。这些过程、框或步骤中的每一者可以 多种不同方式实施。此外，尽管有时将过程、框或步骤展示为串行执行，但可代替地并行执 行或者可在不同时间执行这些过程、框或步骤。
[0399] 相关领域的技术人员应理解，如本文中所提供的本发明的这些方面的教示可应用 于其它系统，而不必仅应用于本文中上文或下文描述的系统。因此，可以宽广且变化的方式 组合上文所描述的各种实施例的元件及动作以提供多种其它实施例。
[0400]III.用于减小高RF损耗镀层的影响的设备及方法
[0401] 为减小与高射频（RF)损耗镀层（例如，举例来说，镍/钯/金（Ni/Pd/Au)镀层） 相关联的RF损耗，相对于射频集成电路（RFIC)的RF信号输出将与所述RFIC相关联的裸 片上无源装置（例如电容器、电阻器或电感器）放置于RF上行信号路径中。通过将裸片上 无源装置放置于RF上行信号路径中，RF电流不直接通过无源装置接合垫的高RF损耗电镀 材料。如上文所指示，本发明的这些方面可与本发明的其它方面组合以进一步改进功率放 大器模块及其中使用功率放大器模块的装置的性能。
[0402] 晶片制作通常指在硅或半导体晶片上建立集成电路的工艺。存在晶片制作领域的 技术人员已知的许多工艺（例如，举例来说，外延、遮蔽及蚀刻、扩散、离子植入、多晶硅的 沉积、电介质制作、光刻及蚀刻、薄膜沉积、金属化、玻璃钝化、晶片上的每一裸片的探测及 修整等等）以形成符合任何给定设计规范的集成电路。
[0403] 在特定实施例中，将裸片上无源装置（例如电阻器、电容器、电感器等等）定位于 进一步包含RF输出信号的RFIC上为合意的。裸片上无源装置可充当RF电路中的滤波器、 支管滤器、谐波频率捕捉器等等。
[0404] 现在参考图10,其图解说明包含衬底168及RFIC174的RFIC模块167的扩大部 分。为了简化而省略额外电路。衬底168包含RFIC电路迹线169以及线接合垫171及172。 在本发明的实施例中，线接合垫171及172包含Ni/Pd/Au。在另一实施例中，线接合垫171 及172包含高RF损耗电镀材料。在又一实施例中，线接合垫171及172包含Ni/Au。在一 实施例中，线接合垫171及172形成有经电镀边缘及侧壁，如图10中所图解说明。在另一 实施例中，线接合垫171及172形成有不含表面电镀材料的边缘及侧壁。
[0405]RFIC174包含RF输出176及裸片上无源装置177 (例如电容器177)。RF输出176 定位于RFIC174上的来自RFIC的内部电路的RF输出信号从其退出RFIC174且输入到模 块167的RF电路中的位置处。在一实施例中，RFIC174的布局经配置以使得电容器177在 RF输出176之后放置于RF模块167的RF电路169中。在此布局中，当RF输出176线接合 到线接合垫171且裸片上电容器177线接合到线接合垫172时，裸片上电容器177在RFIC 174的RF输出176与模块167的RF输出之间。
[0406] 箭头173指示RF信号的RF电流的方向。如所展示，RF电流从RF输出信号176流 动到模块167的RF输出。RF迹线169的在RF输出信号176与模块167的RF输出之间的 部分在RF信号下行路径中，且迹线169的位于不接收RF电流的RF输出176上方的部分在 RF信号上行路径中。在图10中，电容器接合垫172位于RF下行路径中。换句话说，RF电 流在从RF输出176行进到衬底168上的电路的其余部分时通过电容器线接合垫172。在本 发明的实施例中，使RF信号通过高RF损耗电镀材料（例如Ni/Pd/Au电容器接合垫172) 产生额外RF信号损耗。
[0407] 图11图解说明包含衬底179及RFIC186的RFIC模块178的扩大部分。为了简 化而省略额外电路。衬底179包含RFIC电路迹线181以及线接合垫182及183。在本发明 的特定实施例中，线接合垫182及183包含Ni/Pd/Au。在另一实施例中，线接合垫182及 183包含高RF损耗电镀材料。在又一实施例中，线接合垫182及183包含Ni/Au。在本发 明的特定实施例中，线接合垫182及183形成有经电镀边缘及侧壁，如图11中所图解说明。 在另一实施例中，线接合垫182及183形成有不含表面电镀材料的边缘及侧壁。
[0408] 图11的RFIC186的布局已经重新配置以减小与流动通过裸片上无源装置的高 RF损耗接合垫的RF电流相关联的RF损耗。RFIC186包含RF输出187及裸片上无源装置 (例如电容器188)。RF输出187是RFIC186上的来自RFIC的内部电路的RF输出信号从 其退出RFIC186且输入到模块178的RF电路中的位置。在本发明的实施例中，RFIC186 的布局经配置以使得电容器188在RF输出187之前放置于RF模块178的RF电路181中。 在此布局中，当RF输出187线接合到线接合垫183且裸片上电容器188线接合到线接合垫 182时，裸片上电容器188不在RFIC186的RF输出187与模块178的RF输出之间。
[0409] 箭头173再次指示RF信号的RF电流的方向。如所展示，RF电流从RF输出信号 187流动到模块178的RF输出。在图11中，无源装置接合垫182位于RF上行路径中。换 句话说，RF电流在从RF输出187行进到衬底179上的电路的其余部分时不通过无源装置 线接合垫182。因此，在本发明的实施例中，将裸片上无源装置放置于RFIC186的布局中以 使得针对裸片上无源装置衬底179上的接合垫182在RF上行信号路径中减小与将裸片上 无源装置接合垫182放置于RF信号下行路径中相关联的RF信号损耗。
[0410] 为减小成本，在一些实施例中，代替Ni/Au将Ni/Pd/Au电镀到RFIC模块的衬底的 表面迹线上以形成线接合区。然而，Ni/Pd/Au具有比Ni/Au高的RF薄片电阻，且此导致行 进通过Ni/Pd/Au线接合区的信号比行进通过Ni/Au线接合区的信号高的RF损耗。为减小 与高RF损耗镀层（例如，举例来说，Ni/Pd/Au镀层）相关联的RF损耗，相对于RFIC输出信 号，将与RFIC相关联的裸片上无源装置（例如电容器、电阻器、电感器等等）放置于RF上 行路径中。通过将具有无源装置的1C布置于RF信号上行路径中，RF信号电流在组装模块 时不通过无源装置的高RF损耗接合垫。
[0411] 尽管已关于Ni/Pd/Au表面镀层描述了本文中所呈现的特定实施例，但所揭示系 统及方法适用于任何高RF损耗表面镀层，例如，举例来说，Sn、Pb、铁磁性材料的其它表面 等等。特定实施例的此详细说明并非打算为穷尽性或将本发明限于本发明的此章节中的此 处所揭示的精确形式。尽管上文出于说明性目的而描述本发明的特定实施例及实例，但如 相关领域的技术人员在给出本文中所提供的揭示内容的情况下将认识到，可在本发明的范 围内做出各种等效修改。
[0412]IV.具有包括分级的集极的双极晶体管
[0413] 本发明的此章节涉及在集极中具有至少一个分级的双极晶体管，例如异质结双极 晶体管。本发明的一个方面为包含在与基极的结处具有高掺杂浓度及其中掺杂浓度远离基 极增加的至少一个分级的集极的双极晶体管。在本发明的一些实施例中，高掺杂浓度可为 至少约3X1016cnT3。根据特定实施例，集极包含两个分级。此些双极晶体管可实施于（举 例来说）功率放大器中。如上文所指示，本发明的这些方面可与本发明的其它方面组合以 更佳改进功率放大器模块及其中使用功率放大器模块的装置的性能。
[0414] 进一步如通常所描述，本发明的此章节的方面涉及在邻接基极的第一集极区域中 具有高掺杂浓度（举例来说，至少约3X1016cnT3)且在邻近所述第一集极区域的另一集极区 域中具有至少一个分级的双极晶体管。双极晶体管的邻接基极的第一集极区域中的高掺杂 浓度可改进功率放大器系统中的第二沟道线性量度，例如ACPR2及/或ACLR2。然而，第一 集极区域中的高掺杂浓度还可减少双极晶体管的增益，例如RF增益。为抵消由于第一集极 区域中的高掺杂浓度导致的增益的减少，可在另一集极区域中包含一个或一个以上分级以 从第一集极区域中的高掺杂浓度转变到子集极。在本发明的一些实施例中，另一集极区域 包含其中掺杂浓度远离基极以不同速率变化（举例来说，增加）的两个不同分级。适当地 选择分级或多个分级（在期望个以上分级时）及第一集极区域中的掺杂浓度可产生双极晶 体管的合意的RF增益及耐用性特性，尤其与在双极晶体管包含平面掺杂或阶梯掺杂的集 极结构的情况下相比时尤如此。
[0415] 实验数据指示，包含此些双极晶体管的功率放大器系统可满足苛刻第二沟道线 性规范且还满足RF增益规范。例如，包含此双极晶体管的功率放大器系统在以围绕大约 833MHz为中心的频带内的频率操作时可具有不大于约-65dBc的ACPR2及至少约29dBm的 增益。相比来说，已尝试实现ACPR2或ACLR2的所要电平的单纯电路设计技术已具有有限 成功。此外，具有经增强ACPR2及/或ACLR2的其它双极晶体管已使RF增益降级。
[0416] 现在参考图12A，其展示根据本发明的一个特定实施例的双极晶体管189的说明 性截面。如所图解说明，双极晶体管189为异质结双极晶体管（HBT)。双极晶体管189可 在衬底191上形成。衬底191可为半导体衬底，例如GaAs衬底。双极晶体管189可安置于 隔离区域193与195之间。隔离区域193及195为可提供双极晶体管189与邻近晶体管或 其它电路元件之间的电隔离的非导电区域。举例来说，隔离区域193及195可各自包含填 充有氮化物、聚酰亚胺或适合于电隔离的其它材料的沟槽。虽然未展示，但应理解，在衬底 191与子集极192之间可包含一个或一个以上缓冲层。所述一个或一个以上缓冲层可包含 使此材料半绝缘的植入物损坏的材料。
[0417] 双极晶体管189可包含集极194、基极196及射极203。集极194可包含具有不同 掺杂分布概况的多个收集区域。例如，集极194可包含第一集极区域197,所述第一集极区 域邻接基极196及包含其中掺杂浓度远离第一集极区域197增加的至少一个分级的另一集 极区域201。如图12A中所图解说明，另一集极区域201可包含在第一集极区域197下方的 第二集极区域198及在第二集极区域198下方的第三集极区域199。
[0418] 第一集极区域197可邻接基极196以形成集极-基极结。所述集极-基极结可为 p-n结。第一集极区域197可包含N+掺杂的GaAs。第一集极区域197可为平面掺杂的区 域。因此，在第一集极区域197内，掺杂浓度可为大致恒定的。双极晶体管189的集极-基 极界面处的第一集极区域197中的掺杂浓度可影响包含双极晶体管189的系统的线性。例 如，第一集极区域197的掺杂浓度与连同第一集极区域197的厚度一起可影响功率放大器 系统的ACPR2及/或ACLR2。第一集极区域197的较低掺杂浓度连同第一集极区域197的 较小厚度一起不可实现ACPR2及/或ACLR2的所要电平。另一方面，第一集极区域197的 较高掺杂浓度连同第一集极区域197的较大厚度一起可使双极晶体管189的增益降级以使 得包含双极晶体管189的系统不满足增益规范，例如RF增益规范。鉴于此权衡，第一集极 区域197的掺杂浓度及第一集极区域197的厚度的特定值可需要经选择以实现所要增益及 所要线性两者。作为一个实例，针对GaAs双极晶体管189,图12B指示第一集极区域197具 有6X1016cnT3的掺杂浓度及2000A的厚度。
[0419] 第一集极区域197可具有经选择以满足包含双极晶体管189的功率放大器系统 的ACPR2及/或ACLR2规范的掺杂浓度。作为一个实例，第一集极区域197可具有经选择 以使得包含双极晶体管189的系统在以围绕大约833MHz为中心的频带内的频率操作时具 有不大于约_65dBc的ACPR2及至少约29dBm的增益的掺杂浓度。在一些实施例中，第一集 极区域197可具有经选择以使得包含双极晶体管189的系统具有不大于约-55dBc、不大于 约-57dBc、不大于约-60dBc、不大于约-62dBc、不大于约-65dBc、不大于约-67dBc、不大于 约-70dBc、不大于约-72dBc或不大于约-75dBc的ACPR2的掺杂浓度。ACPR2的这些值可保 持系统的输出功率的整个范围及/或RF频率范围内的一个或一个以上操作频带。作为一 个实例，为满足一些ACPR2及/或ACLR2规范，第一集极区域197可具有至少约3X1016cm_3 的掺杂浓度。
[0420] 在本发明的一些特定实施例中，第一集极区域197可具有以下的掺杂浓度：至 少约 3X1016cm3、至少约 3. 5X1016cm3、至少约 4X1016cm3、至少约 4. 5X1016cm3、至少 约 5X1016cm3、至少约 5. 5X1016cm3、至少约 6X1016cm3、至少约 6. 5X1016cm3、至少约 7X1016cm3、至少约 7. 5X1016cm3、至少约 8X1016cm3、至少约 8. 5X1016cm3 或至少约 9X1016cnT3。根据特定实施例，第一集极区域197可具有在以下范围中的一者内选择的 掺杂浓度：约 3X1016cm_3 到 9X1016cm_3、约 3X1016cm_3 到 8X1016cm_3、约 3X1016cm_3 到 7X1016cnT3、约 3X 1016cnT3 到 6X1016cnT3、约 3X1016cnT3 到 5X1016cnT3、约 4X1016cnT3 至IJ 9X1016cnT3、约 4X 1016cnT3 到 8X1016cnT3、约 4X1016cnT3 到 7X1016cnT3、约 4X1016cnT3 至lj 6X1016cnT3、约 4X 1016cnT3 到 5X1016cnT3、约 5X1016cnT3 到 9X1016cnT3、约 5X1016cnT3 至IJ 8X1016cnT3、约 5X 1016cnT3 到 7X1016cnT3、约 5X1016cnT3 到 6X1016cnT3、约 6X1016cnT3 至lj 9X1016cnT3、约 6X 1016cnT3 到 8X1016cnT3、约 6X1016cnT3 到 7X1016cnT3、约 7X1016cnT3 至IJ 9X1016cm_3、约 7X1016cm_3 到 8X1016cm_3 或约 8X1016cm_3 到 9X1016cm_3。
[0421] 根据特定实施例，第一集极区域197的厚度可在从约500A到4000A的范围内 选择。在这些实施例中的一些实施例中，第一集极区域197的厚度可在以下范围中的一 者内选择：约500A到1000A、约1000A到2000A、约1000A到3000A、约1500A 到2000A、约2000A到3000A、约2000A到4000A、约2500A到4000A或约 3000 A到4000A。这些厚度范围中的任一者可与较早论述的掺杂浓度中的任一者组合 地实施。在图12A的双极晶体管189中，第一集极区域197的厚度可测量为基极196与另 一集极区域201之间的最短距离。
[0422] 第一集极区域197中的较高掺杂浓度可减小双极晶体管189的RF增益。为了满 足包含双极晶体管189的系统（例如功率放大器系统）的RF增益规范，可需要对双极晶体 管189的特征的其它改变来抵消RF增益的此减少。双极晶体管189的另一集极区域201中 的一个或一个以上分级可补偿与第一集极区域197中的较高掺杂浓度相关联的RF增益的 损耗中的一些或所有损耗。同时，仍可满足包含双极晶体管189的功率放大器系统的ACPR2 及/或ACLR2规范。
[0423] 另一集极区域201可包含其中掺杂以不同速率变化的多个分级。如图12A及12B 中所图解说明，另一集极区域201可包含具有第一分级的第二集极区域198及具有第二分 级的第三集极区域199。在第一分级中，掺杂浓度可在远离基极196的方向上增加。掺杂浓 度还可在第二分级中在远离基极196的方向上增加。掺杂浓度可在第二分级中以与在第一 分级中不同的速率增加。例如，如图12B中所图解说明，掺杂浓度可在第二分级中以比在第 一分级中大的速率增加。在本发明的一些其它实施方案中，第一分级及第二分级可具有以 大致相同速率增加的相应掺杂浓度。例如，可存在其中集极从第一分级转变到第二分级的 掺杂浓度的不连续及/或可存在在第一分级与第二分级之间具有平面掺杂的集极区域。第 一分级及/或第二分级可线性或非线性地（举例来说，抛物线地）变化。在图12B中所图 解说明的实例中，第一分级及第二分级两者可具有线性地变化的掺杂浓度。
[0424] 第二集极区域198可包含N-掺杂的GaAs。第一分级可跨越第二集极区域198。 第二集极区域198中的掺杂浓度可远离基极196及第一集极区域197增加。在一些实施例 中，邻近第一集极区域197的第二集极区域198的掺杂浓度可以比第一集极区域197的掺 杂浓度低约一个数量级的掺杂浓度开始。举例来说，如图12B中所展示，第一集极区域197 的掺杂浓度可为约6X1016cnT3且第二集极区域的最低掺杂浓度可为约7. 5X1015cnT3。还如 图12B中所展示，第二集极区域198可具有约5000A的厚度且掺杂浓度可从与第一集极 区域197的界面处的约7. 5X1015cnT3到与第三集极区域199的界面处的3X1016cnT3分级。 在一些实施例中，与第三集极区域199的界面处的掺杂浓度可与第一分级遇到第二分级处 大致相同。此可减小与集极194相关联的电容的不连续。第一分级可减小基极到集极电容 且因此增加双极晶体管189的增益，例如RF增益。
[0425] 第三集极区域199可包含N-掺杂的GaAs。第二分级可跨越第三集极区域199。 第三集极区域199中的掺杂浓度可远离第二集极区域198增加。邻近第二集极区域198的 第三集极区域199的掺杂浓度可具有大约等于第二集极区域198的最大掺杂浓度的掺杂浓 度。还如图12B中所展示，第二集极区域198可具有约3000A的厚度且掺杂浓度可从与第 二集极区域198的界面处的约3X1016cnT3到与子集极192的界面处的6X1016cnT3分级。在 一些实施例中，第三集极区域199的最大掺杂浓度可比子集极192的掺杂浓度低约两个数 量级。举例来说，如图12B中所展示，第三集极区域199的最大掺杂浓度可为约6X1016cnT3 且子集极192的掺杂浓度可为约5X1018cnT3。
[0426] 第三集极区域199在与子集极192的界面处的掺杂浓度可确定从集极到射极的 击穿电压，其中基极具有耦合到电位的电阻器。此击穿电压可称为"BVrax"。较高BVrax可增 加安全操作区域（S0A)。与子集极192的界面处的第三集极区域199中的较高掺杂可减小 S0A。在与子集极192的界面处将第三集极区域199掺杂太低可产生太陡峭的击穿电流，因 此减小双极晶体管189的稳健性。在特定实施例中，与子集极192的界面处的第三集极区 域199中的掺杂浓度可在从约5X1016cnT3到9X1016cnT3的范围内选择。此些掺杂浓度可 产生双极晶体管189的合意的BVrax值及/或合意的S0A。关于与双极晶体管189相关联的 BVeEX值的更多细节将参考图13提供。
[0427] 基极196可包含P+掺杂的GaAs。基极196可比功率放大器系统中所使用的其它 双极晶体管中的基极薄及/或具有较高掺杂浓度。减小基极196的厚度且增加基极196的 掺杂浓度可增加RF增益且使DC增益维持大致相同。举例来说，在特定实施方案中，基极 196的掺杂浓度可在从约2X1019cnT3到7X1019cnT3的范围内选择。根据特定实施方案，基 极196的厚度可在从约350A到1400A的范围内选择。在一些实施方案中，基极196的 厚度可在从约500A到900A的范围内选择。选自本文中所揭示的范围的任何基极厚度可 与选自本文中所揭示的范围的基极掺杂浓度中的任一者组合地实施。作为一个实例，基极 196可具有5. 5X1019cm_3的掺杂浓度及500 A的厚度。在图12A的双极晶体管189中，厚 度可为射极203与第一集极区域197之间的最短距离。
[0428] 掺杂的产物及基极196的厚度可称为"甘梅数"。在一些实施例中，甘梅数可为大 约恒定的，以使得双极晶体管189可具有大约恒定0值。举例来说，在选定范围内增加基 极196的厚度可伴随基极196的掺杂浓度的对应减少以使甘梅数保持大约恒定。作为另一 实例，在选定范围内减少基极196的厚度可伴随基极196的掺杂浓度的对应增加实现以使 甘梅数保持大约恒定。减小基极196的厚度且增加基极196的掺杂可导致与基极196相关 联的电阻的不显著改变。例如，将基极196的厚度从900A改变为500A且将基极196的 掺杂浓度从4X1019cm_3改变为5. 5X1019cm_3可对基极196的电阻具有不显著效应。
[0429] 双极晶体管189可包含到集极的集极触点208、到基极196的基极触点209及到 射极202的射极触点212。这些触点可提供去往及/或来自双极晶体管189的电连接。触 点208、209及212可由任何适合导电材料形成。如图12A中所图解说明，射极触点212可 安置于顶部触点207、底部触点206及射极盖202上方。
[0430] 双极晶体管189可包含衬底191上方的子集极192。子集极192可在另一集极区 域201下方。举例来说，如图12A中所图解说明，子集极192可安置于第三集极区域199与 衬底191之间。子集极192可邻接第三集极区域199。子集极192可为平面掺杂的区域。 在一些实施例中，子集极192的掺杂浓度可比第三集极区域199的最高掺杂浓度高至少一 个或两个数量级。如图12B中所展示，在特定实施例中，子集极192可具有大约5X1018cm_3 的掺杂浓度且具有至少约8000A的厚度。物理接触子集极192的集极触点208可提供到 集极194的电连接。
[0431] 图12C是图解说明对应于图12A的双极晶体管189的部分的实例材料的图例200。 图12A与图12C之间的虚线经包含以指示图例200中的材料对应于双极晶体管189的特定 部分。图例200指示，在特定实施例中，衬底191可为半绝缘GaAs，子集极192可为N+GaAs， 第三集极区域199可为N-GaAs，第二集极区域198可为N-GaAs，第一集极区域197可为 N+GaAs，基极196可为P+GaAs，射极203可为N-InGaP，射极盖202可为N-GaAs，底部触点 206可为N+GaAs，且顶部触点207可为InGaAs。应理解，在一些实施例中，双极晶体管189 的区域中的一者或一者以上可包含代替图例200中所提供的实例材料的适合替代材料。此 夕卜，在本文中所描述的双极晶体管中的任一者中，n型掺杂与p型掺杂可贯通晶体管中的一 些或所有晶体管互换。因此，本文中所描述的特征的任何组合可应用于NPN晶体管及/或 PNP晶体管。
[0432] 实验数据指示，包含图12A的双极晶体管189的功率放大器系统当前已满足包含 ACPR2及ACLR2的线性规范及满足起来特别具挑战性的RF增益规范。此外，实验数据指 示，图12A的双极晶体管189具有合意的耐用性质量，举例来说，如BVeEX值及安全操作区域 (S0A)所指示。
[0433] 图13是图解说明图12A的双极晶体管100及常规双极晶体管的BVeEX与电流密度 之间的关系的图表。在图13中，" + "符号表示对应于双极晶体管189的数据且"〇"符号表 示对应于当前现有技术水平双极晶体管的数据。如较早所提及，BVeEX可表示其中基极具有 耦合到电位的电阻器的双极晶体管中的从集极到射极的击穿电压。
[0434] 在图13中，S0A由所图解说明的BVCEX曲线下方的区表示。当双极晶体管以对应于 其BVeEX曲线的电压及电流密度操作时，双极晶体管达到其崩溃的点。此外，当双极晶体管 以高于其对应BVeEX曲线的电压及电流密度操作时，双极晶体管崩溃。
[0435] 图13中的数据指示，双极晶体管189在于特定电流密度下在低于对应BVeEX曲线 上的BVrax值的电压下操作时在S0A内操作。图13中的数据还指示，双极晶体管189在于 特定电压电平下在低于对应BVraxi的电流密度的电流密度下操作时在S0A内操作。此外， 只要电压与电流密度组合低于BVeEX曲线，那么双极晶体管应在S0A内操作。如图13中所 展示，双极晶体管189具有比常规双极晶体管大的S0A。与常规双极晶体管相比，双极晶体 管189具有增加的耐用性，这是因为其具有较大S0A且可在不崩溃的情况下在较高电流密 度及电压下操作。因此，双极晶体管189具有合意的耐用性特性。
[0436] 图14A描绘根据另一实施例的双极晶体管213的说明性截面。图14A的双极晶体 管213与图12A的双极晶体管189大致相同，惟图14A的集极区域217不同于图12A的另 一集极区域201除外。更具体来说，图14A中所展示的本文中的集极区域217具有不同于 图12A的另一集极区域201的掺杂分布概况。图14B是展示图14A的双极晶体管213的部 分的说明性掺杂浓度的图表。
[0437] 双极晶体管213可类似地包含具有第一集极区域197及另一集极区域217的集极 194。第一集极区域197可包含参考图12A的第一集极区域197所描述的特征的任何组合。 另一集极区域217可包含其中掺杂浓度远离基极196变化（举例来说，增加）的单个分级。
[0438] 为了满足包含双极晶体管213的系统（例如功率放大器系统）的RF增益规范，双 极晶体管213的另一集极区域217中的单个分级可补偿与第一集极区域197中的较高掺杂 浓度相关联的RF增益的损耗中的一些或所有损耗。同时，仍可满足包含双极晶体管213的 功率放大器系统的ACPR2及/或ACLR2规范。另一集极区域217可包含第二集极区域214 及第三集极区域216,如图14A及14B中所图解说明。在其它实施例中，举例来说，如图14D 到14F中所展示，可从集极区域217省略平面掺杂的部分。
[0439] 如图14A及14B中所图解说明，集极区域217可包含具有平面掺杂的第二集极区 域214。第二集极区域214可包含N-掺杂的GaAs。在一些实施例中，第二集极区域214的 掺杂浓度具有比第一集极区域197的掺杂浓度低约一个数量级的掺杂浓度。根据特定实施 例，第二集极区域的掺杂浓度可选自约7. 5X1015cnT3到1. 5X1016cnT3的范围。第二集极区 域214可具有选自从约2000A到4000A的范围的厚度。在一些实施例中，第二集极区域 214的掺杂浓度可大约等于第三集极区域216在其下开始分级的掺杂浓度。此可减小与集 极194相关联的电容的不连续。
[0440] 第三集极区域216可包含N-掺杂的GaAs。单个分级可跨越第三集极区域216。 在其它实施例中，举例来说，如图14D到14F中所展示，单个分级可跨越相应集极区域219。 图14A的第三集极区域216中的掺杂浓度可远离基极196、第一集极区域197及/或第二集 极区域214增加。邻近第二集极区域214的第三集极区域216的掺杂浓度可具有大约等于 第二集极区域214的掺杂浓度的掺杂浓度。第三集极区域216可具有选自从约4000A到 7000A的范围的厚度。第三集极区域216中的掺杂浓度可从与第二集极区域214的界面 处的约7. 5X1015cnT3到与子集极192的界面处的至少约5X1016cnT3分级。在一些实施例 中，第三集极区域216的最大掺杂浓度可比子集极192的掺杂浓度低约两个数量级。
[0441] 继续参考图14A，第三集极区域216在与子集极192的界面处的掺杂浓度可确定 BVeEX。与子集极192的界面处的第三集极区域216中的较高掺杂可减小S0A。在与子集极 192的界面处将第三集极区域216掺杂太低可产生太陡峭的击穿电流，因此减小双极晶体 管213的稳健性。在特定实施例中，与子集极192的界面处的第三集极区域216中的掺杂 浓度可在从约5X 1016cnT3到9X 1016cnT3的范围内选择。此些掺杂浓度可产生双极晶体管 213的合意的BVeEX值及/或合意的S0A。
[0442] 如图14C的图例200中所展示，双极晶体管213可由与双极晶体管189大致相同 的材料形成，其中在集极194中具有不同掺杂分布概况。
[0443] 图14D描绘根据本发明的另一实施例的双极晶体管218的说明性截面。图14D的 双极晶体管218与图14A的双极晶体管213大致相同，惟图14D的集极区域219不同于图 14A的集极区域217除外。更具体来说，分级跨越图14D中的集极区域219。双极晶体管 218的集极194可由第一集极区域197及另一集极区域219组成。如图14D中所图解说明， 双极晶体管218的集极194仅包含第一集极区域197及另一第二集极区域219。图14E是 展示图14D的双极晶体管218的部分的说明性掺杂浓度的图表。如图14F的图例200中所 展示，双极晶体管218可由与双极晶体管189及/或双极晶体管213大致相同的材料形成， 其中在集极194中具有不同掺杂分布概况。
[0444] 双极晶体管218可包含具有第一集极区域197及另一集极区域219的集极194。 第一集极区域197可包含参考图12A的第一集极区域197所描述的特征的任何组合。集极 区域219可包含其中掺杂浓度远离基极196变化（举例来说，增加）且跨越整个集极区域 219的单个分级。
[0445] 为了满足包含双极晶体管218的系统（例如功率放大器系统）的RF增益规范，双 极晶体管218的集极区域219中的单个分级可补偿与第一集极区域197中的较高掺杂浓度 相关联的RF增益的损耗中的一些或所有损耗。同时，仍可满足包含双极晶体管218的功率 放大器系统的ACPR2及/或ACLR2规范。另一集极区域219中的分级可增加双极晶体管 218的BVeEX& /或S0A。例如，在特定实施例中，集极区域219中的掺杂浓度可在与子集极 192的界面处具有可在从约5X1016cnT3到9X1016cnT3的范围内选择的掺杂浓度。集极区域 219可具有任何适合厚度或本文中所描述的分级以实现本文中所描述的一个或一个以上特 征。在一些实施例中，集极区域可具有选自从约4000A到7000A的范围的厚度。根据特 定实施例，集极219中的分级可从与第一集极区域197的界面处的约7. 5X1015cnT3到子集 极192附近或所述子基极处的界面处的至少约5X1016cnT3分级。
[0446] 图15是根据与本发明相关的方法的实施例的形成双极晶体管的过程221的说明 性流程图。应理解，本文中所论述的过程中的任一者可包含较多或较少操作，且所述操作可 视需要以任何次序执行。此外，所述过程的一个或一个以上动作可串行或并行执行。过程 221可在形成图12A的双极晶体管189、图14A的双极晶体管213、图14D的双极晶体管218 或其任何组合时执行。在框222处，形成双极晶体管的子集极。所述子集极可包含本文中 所描述的子集极（举例来说，子集极192)的特征的任何组合。在框223处，可形成包含至 少一个分级的集极区域。可通过此项技术中已知的任何适合掺杂方法形成所述至少一个分 级。集极区域可邻近子集极，举例来说，在图12A、14A及14D的定向上直接在子集极上方。 集极区域可包含本文中参考其它集极区域201、217及/或219所描述的特征的任何组合。 例如，在一些实施例中，集极区域可具有两个分级。集极区域的至少一个分级可增加双极晶 体管的RF增益及/或增加双极晶体管的耐用性。举例来说，至少一个分级可补偿由于第一 集极区域中的高掺杂浓度导致的双极晶体管的增益的减少中的一些或所有减少。在框224 处，可邻接基极形成具有高掺杂浓度的不同集极区域。高掺杂浓度可为本文中所描述的第 一集极区域197的掺杂浓度中的任一者，举例来说，至少约3. 0X1016cnT3。此外，第一集极 区域的高掺杂浓度及厚度可共同改进一个或一个以上第二沟道线性量度。
[0447] 图16是可包含图12A的一个或一个以上双极晶体管189、图14A的一个或一个以 上双极晶体管213、图14D的一个或一个以上双极晶体管218或其任何组合的模块226的 示意性框图。模块226可为功率放大器系统的一些或所有部分。在一些实施方案中，模块 226可称为多芯片模块及/或功率放大器模块。模块226可包含衬底227 (举例来说，封装 衬底）、裸片228 (举例来说，功率放大器裸片）、匹配网络229等等或其任何组合。虽然未图 解说明，但在一些实施方案中，模块226可包含耦合到衬底227的一个或一个以上其它裸片 及/或一个或一个以上电路元件。举例来说，所述一个或一个以上其它裸片可包含控制器 裸片，所述控制器裸片可包含功率放大器偏置电路及/或直流/直流OC/DC)转换器。举 例来说，安装于封装衬底上的实例电路元件可包含任何所要数目个电感器、电容器、阻抗匹 配网络等等或其任何组合。
[0448] 模块226可包含安装于衬底227的模块226上及/或耦合到所述衬底的多个裸片 及/或其它组件。在一些实施方案中，衬底227可为经配置以支撑裸片及/或组件且在模 块226安装于电路板（例如电话板）上时提供到外部电路的电连接性的多层衬底。
[0449] 功率放大器裸片228可在模块226的输入引脚RF_IN处接收RF信号。功率放大 器裸片228可包含一个或一个以上功率放大器，所述一个或一个以上功率放大器包含（举 例来说）经配置以放大RF信号的多级功率放大器。功率放大器裸片228可包含输入匹配 网络231、第一级功率放大器232(其可称为驱动器放大器（DA))、级间匹配网络233、第二级 功率放大器234 (其可称为输出放大器（0A))或其任何组合。
[0450] 功率放大器可包含第一级功率放大器232及第二级功率放大器234。第一级功率 放大器232及/或第二级功率放大器234可包含图12A的一个或一个以上双极晶体管189、 图14A的一个或一个以上双极晶体管213、图14D的一个或一个以上双极晶体管218或其任 何组合。此外，图12A的双极晶体管189、图14A的双极晶体管213及/或图14D的双极晶 体管218可帮助满足功率模块226及/或功率放大器裸片228以满足本文中所描述的线性 及/或RF增益规范中的任一者。
[0451]RF输入信号可经由输入匹配网络231提供到第一级功率放大器232。匹配网络 231可接收第一级偏置信号。第一偏置信号可在PA裸片228上、在模块226中的PA裸片 228外部或在模块226外部产生。第一级功率放大器232可放大RF输入且经由级间匹配电 路233将经放大RF输入提供到第二级功率放大器234。级间匹配电路233可接收第二级偏 置信号。第二级偏置信号可在PA裸片228上、在模块226中的PA裸片228外部或在模块 226外部产生。第二级功率放大器234可产生经放大RF输出信号。
[0452] 经放大RF输出信号可经由输出匹配网络229提供到功率放大器裸片228的输出 引脚RF_0UT。匹配网络229可提供于模块226上以帮助减小信号反射及/或其它信号失 真。功率放大器裸片228可为任何适合裸片。在一些实施方案中，功率放大器228裸片为 砷化镓（GaAs)裸片。在这些实施方案中的一些实施方案中，GaAs裸片具有使用异质结双 极晶体管（HBT)工艺形成的晶体管。
[0453] 模块226还可包含可电连接到（举例来说）功率放大器裸片228的一个或一个以 上电力供应器引脚。在一些实施方案中，所述一个或一个以上电力供应器引脚可将可具有 不同电压电平的供应电压（例如VSUPPm及VsumY2)提供到功率放大器。模块226可包含可 (举例来说）由多芯片模块上的迹线形成的电路元件，例如电感器。所述电感器可操作为扼 流圈电感器，且可安置于供应电压与功率放大器裸片228之间。在一些实施方案中，所述电 感器是表面安装的。另外，所述电路元件可包含与所述电感器并联电连接且经配置以在于 引脚RF_IN上接收的信号的频率附近的频率下谐振的电容器。在一些实施方案中，所述电 容器可包含表面安装电容器。
[0454] 模块226可经修改以包含更多或更少组件，包含（举例来说）额外功率放大器裸 片、电容器及/或电感器。举例来说，模块226可包含一个或一个以上额外匹配网络229。作 为另一实例，模块226可包含额外功率放大器裸片以及经配置以操作为安置于模块226的 所述额外功率放大器裸片与电力供应器引脚之间的并联LC电路的额外电容器及电感器。 模块226可经配置以具有额外引脚，例如在其中单独电力供应被提供到安置于功率放大器 裸片228上的输入级的实施方案及/或其中模块226跨过多个频带操作的实施方案中。
[0455] 模块226可具有约3. 2V到4. 2V的低电压正偏置供应、良好线性（举例来说， 满足本文中所描述的第二沟道线性规范中的任一者）、高效率（举例来说，在28. 25dBm 下大约40 %的PAE)、大的动态范围、小且低轮廓封装（举例来说，具有10垫配置的 3mmX3mmX0? 9mm)、关闭电源控制、支持低集极电压操作、数字启用、不需要参考电压、CMOS 兼容控制信号、集成式方向耦合器或其任何组合。
[0456] 在本发明的一些实施方案中，模块226为功率放大器模块，所述功率放大器模块 为针对宽带码分多址（WCDMA)应用开发的完全匹配的10垫表面安装模块。此小且高效模 块可将全1920MHz到1980MHz带宽覆盖范围包装成单个紧凑封装。由于贯通整个功率范围 获得的高效率，因此模块226可给移动电话提供合意的通话时间优点。模块226可借助高 功率附加效率满足高速下行连结包存取（HSDPA)、高速上行连结包存取（HSUPA)及长期演 进（LTE)数据发射的严格光谱线性需要。方向耦合器可集成到模块226中且可因此消除对 外部耦合器的需要。
[0457] 裸片228可为体现于包含模块226的所有有源电路（例如图12A的一个或一个以 上双极晶体管189、图14A的一个或一个以上双极晶体管213、图14D的一个或一个以上双 极晶体管218或其任何组合）的单个砷化镓（GaAs)微波单片集成电路（MMIC)中的功率放 大器裸片。丽1C可包含板上偏置电路以及输入匹配网络231及级间匹配网络233。输出匹 配网络229可具有体现为与模块226的封装内的裸片228分离以增加及/或最优化效率及 功率性能的50欧姆负载。
[0458] 模块226可借助提供所有正电压DC供应操作同时维持高效率及良好线性（举 例来说，满足本文中所描述的第二沟道线性规范中的任一者）的GaAs异质结双极晶体管 (HBT)BiFET工艺制造。到模块226的初级偏置可由任何三节Ni-Cd电池、单节Li离子电池 或具有选自约3. 2V到4. 2V的范围内的输出的其它适合电池直接或经由中间组件供应。在 一些实施方案中，不需要参考电压。关闭电源可通过将启用电压设定为零伏而实现。根据 一些实施方案，不需要外部供应器侧开关，这是因为在由电池供应全初级电压的情况下典 型"断开"泄漏为几微安。
[0459] 本文中所描述的装置、系统、方法及设备中的任一者可实施于多种电子装置（例 如移动装置（其还可称为无线装置））中。图17是可包含图12A的一个或一个以上双极晶 体管189、图14A的一个或一个以上双极晶体管213、图14D的一个或一个以上双极晶体管 218或其任何组合的实例移动装置236的示意性框图。
[0460] 移动装置236的实例可包含但不限于蜂窝式电话（举例来说，智能电话）、膝上型 计算机、平板计算机、个人数字助理（PDA)、电子书读取器及便携式数字媒体播放器。例如， 移动装置236可为经配置以使用（举例来说）全球移动系统（GSM)，码分多址（CDMA)，3G、 4G及/或长期演进（LTE)通信的多频带及/或多模式装置（例如多频带/多模式移动电 话）。
[0461] 在特定实施例中，移动装置236可包含以下装置中的一者或一者以上：切换组件 237,收发器组件238,天线239,可包含图1A的一个或一个以上双极晶体管189、图14A的 一个或一个以上双极晶体管213、图14D的一个或一个以上双极晶体管218的功率放大器 241，控制组件242,计算机可读媒体243,处理器244,电池246及供应控制块247。
[0462] 收发器组件238可产生RF信号以供经由天线239发射。此外，收发器组件238可 从天线239接收传入RF信号。
[0463] 应理解，与RF信号的发射及接收相关联的各种功能性可通过在图17中共同表示 为收发器238的一个或一个以上组件实现。举例来说，单个组件可经配置以提供发射及接 收功能性两者。在另一实例中，发射及接收功能性可由单独组件提供。
[0464] 类似地，应进一步理解，与RF信号的发射及接收相关联的各种天线功能性可通过 在图17中共同表示为天线239的一个或一个以上组件实现。举例来说，单个天线可经配置 以提供发射及接收功能性两者。在另一实例中，发射及接收功能性可由单独天线提供。在 又一实例中，与移动装置236相关联的不同频带可具备不同天线。
[0465] 在图17中，将来自收发器238的一个或一个以上输出信号描绘为经由一个或一个 以上发射路径提供到天线239。在所展示的实例中，不同发射路径可表示与不同频带及/或 不同功率输出相关联的输出路径。例如，所展示的两个实例功率放大器241可表示与不同 功率输出配置（例如，低功率输出及高功率输出）相关联的放大及/或与不同频带相关联 的放大。
[0466] 在图17中，将来自天线239的一个或一个以上经检测信号描绘为经由一个或一个 以上接收路径提供到收发器238。在所展示的实例中，不同接收路径可表示与不同频带相关 联的路径。举例来说，所展示的四个实例路径可表示一些移动装置236具备的四频带能力。
[0467] 为促进接收与发射路径之间的切换，切换组件237可经配置以将天线239电连接 到选定发射或接收路径。因此，切换组件237可提供与移动装置236的操作相关联的若干 个切换功能性。在特定实施例中，切换组件237可包含经配置以提供与（举例来说）不同 频带之间的切换、不同功率模式之间的切换、发射与接收模式之间的切换或其某一组合相 关联的功能性的若干个开关。切换组件237还可经配置以提供包含信号的滤波的额外功能 性。举例来说，切换组件237可包含一个或一个以上双工器。
[0468] 移动装置236可包含一个或一个以上功率放大器241。RF功率放大器可用以使具 有相对低功率的RF信号的功率升压。此后，经升压RF信号可用于多种目的，包含驱动发射 器的天线。功率放大器241可包含于电子装置（例如移动电话）中以放大RF信号以供发 射。举例来说，在具有用于在3G及/或4G通信标准下通信的架构的移动电话中，可使用功 率放大器来放大RF信号。管理RF信号的放大可为合意的，这是因为所要发射功率电平可 取决于用户远离基站及/或移动环境多远。功率放大器还可用以帮助随时间调节RF信号 的功率电平，以便在经指派接收时槽期间阻止发射信号干扰。功率放大器模块可包含一个 或一个以上功率放大器。
[0469] 图17展示在特定实施例中，可提供控制组件242,且此组件可包含经配置以提供 与切换组件237、功率放大器241、供应控制件247及/或其它操作组件的操作相关联的各 种控制功能性的电路。
[0470] 在本发明的特定实施例中，处理器244可经配置以促进本文中所描述的各种功能 性的实施。与本文中所描述的组件中的任一者的操作相关联的计算机程序指令可存储于可 指导处理器244的计算机可读存储器243中，以使得存储于计算机可读存储器中的指令产 生包含实施本文中所描述的移动装置、模块等的各种操作特征的指令的制造物件。
[0471] 所图解说明的移动装置236还包含供应控制块247,所述供应控制块可用以将电 力供应提供到一个或一个以上功率放大器241。举例来说，供应控制块247可包含DC/DC转 换器。然而，在特定实施例中，供应控制块247可包含其它块，例如，举例来说，经配置以基 于将放大的RF信号的包络使提供到功率放大器241的供应电压变化的包络追踪器。
[0472] 供应控制块247可电连接到电池246,且供应控制块247可经配置以基于DC/DC转 换器的输出电压使提供到功率放大器241的电压变化。电池246可为供在移动装置236中 使用的任何适合电池，包含（举例来说）锂离子电池。借助包含图1A的一个或一个以上双 极晶体管189、图14A的一个或一个以上双极晶体管213、图14D的一个或一个以上双极晶 体管218或其任何组合的至少一个功率放大器241，电池246的电力消耗可减小及/或功率 放大器241的可靠性可得以改进，借此改进移动装置236的性能。
[0473] 上文所描述的实施例中的一些实施例已连同包含功率放大器的模块及/或电子 装置（例如移动电话）一起提供实例。然而，所述实施例的原理及优点可用于需要在不牺 牲RF增益的情况下具有高电平的第二沟道线性的双极晶体管的任何其它系统或设备。
[0474] 实施本发明的一个或一个以上方面的系统可在各种电子装置中实施。电子装置 的实例可包含但不限于消费电子产品、消费电子产品的部分、电子测试装备等。更具体来 说，经配置以实施本发明的一个或一个以上方面的电子装置可包含但不限于RF发射装置、 具有功率放大器的任何便携式装置、移动电话（举例来说，智能电话）、电话、基站、超微型 小区、雷达、经配置以根据无线保真及/或蓝牙标准通信的装置、电视、计算机监视器、计算 机、手持式计算机、平板计算机、膝上型计算机、个人数字助理（PDA)、微波、冰箱、汽车、立体 声系统、DVD播放器、CD播放器、VCR、MP3播放器、无线电器件、摄录像机、相机、数码相机、便 携式存储器芯片、清洗机、干燥机、清洗机/干燥机、复印机、传真机器、扫描仪、多功能外围 装置、腕表、时钟等。消费电子产品的部分可包含多芯片模块（包含RF发射线）、功率放大 器模块、集成电路（包含RF发射线）、衬底（包含RF发射线）等等或其任何组合。此外，电 子装置的其它实例还可包含但不限于存储器芯片、存储器模块、光学网络或其它通信网络 的电路及磁盘驱动器电路。此外，电子装置可包含未完成的产品。
[0475]V.具有三模式输入/输出接口的双模式功率放大器控制件
[0476] 根据本发明的一些实施例，本发明的此章节涉及一种可用以在单个数字控制接口 裸片内提供射频前端（RFFE)串行接口及三模式通用输入/输出（GPI0)接口两者的双模式 控制接口。在特定实施例中，所述双模式控制接口或数字控制接口可与功率放大器通信。此 夕卜，所述双模式控制接口可用以设定所述功率放大器的模式。如上文所指示，本发明的这些 方面可与本发明的其它方面组合以进一步改进功率放大器模块及其中使用功率放大器模 块的装置的性能。
[0477] 当引入新标准或修改现有标准时，通常有必要引入新组件或修改现有组件以使用 新或经更新标准。举例来说，采用用于支持模块（例如功率放大器模块）内的多个配置模 式的MiPi?RF前端（RFFE)标准串行接口可意指希望支持新标准的装置制造商可需要使 用支持RFFE标准的新前端组件。具有使用RFFE标准的客户及使用不同标准（例如通用输 入/输出（GPI0)接口）的客户的前端组件的制造商必须制造两种单独组件。此可为高成 本的，这是因为（举例来说）必须花费更多时间及人力资源来生产两种类型的前端装置。
[0478] 此外，可通常需要希望支持两个标准的装置制造商重新设计其产品以配合两个或 两个以上组件来支持所述标准。此可不仅需要更大物理空间，而且其还可导致较大电力消 耗，这是因为（举例来说）多个接口组件可各自消耗电力。
[0479] 有利地，本发明的此章节的实施例提供一种用于在不增加裸片的大小或支持前端 接口所需的引脚的数目的情况下在单个裸片中实施多个标准的系统及方法。此外，在一些 实施例中，与使用实施单个接口标准的组件的装置相比，未增加电力消耗。此外，本发明的 实施例提供单个接口组件或裸片以在不对现有装置进行任何修改的情况下支持RFFE串行 接口、GPI0接口或两个接口。在特定实施方案中，单个组件的大小及引脚计数可保持与实 施RFFE接口及GPI0接口中的仅一者的裸片相同。
[0480] 在本发明的特定实施例中，接口组件或数字控制接口包含实施M【PI?RFFE串行 接口的功能性的RFFE核心。此RFFE核心可经配置以从电压输入/输出（VI0)引脚接收电 力。在若干个实施方案中，当未在使用中时，所述RFFE核心可停止接收电力。当不给RFFE 核心供电时，数字控制接口可经配置以使用将信号提供到RFFE核心的引脚作为GPI0接口。 通过使用组合逻辑，数字控制接口可控制是否将与RFFE串行接口或GPI0接口的使用相关 联的信号提供到（举例来说）功率放大器。有利地，在特定实施例中，通过在单个裸片上合 并RFFE串行接口与GPI0接口，可能在不疏远仍使用GPI0接口的任何制造商的情况下无缝 采用RFFE串行标准。本文中描述关于组合RFFE串行标准与GPI0接口的更多细节。
[0481]A.电子裝置
[0482] 图18图解说明根据本发明的方面的无线装置248的实施例。本发明的应用并不 限于无线装置且可应用于具有或不具有功率放大器的任何类型的电子装置。举例来说，实 施例可应用于有线装置、天气感测装置、RADAR、SONAR、微波炉及可包含功率放大器的任何 其它装置。此外，本发明的实施例可应用于可包含经由前端接口控制的一个或一个以上组 件的装置。举例来说，本发明的实施例可应用于可用于（仅列举几个）功率放大器供应调 节、天线开关模块（ASM)及天线负载调谐模块的开关模式电力供应器（SMPS)装置。虽然本 发明并不限于无线装置或控制功率放大器，但为简化论述，将关于无线装置248及功率放 大器模块249描述若干个实施例。
[0483] 无线装置248可包含功率放大器模块249。功率放大器模块249可通常包含具有 功率放大器251及用于控制功率放大器251的功率放大器控制器252的任何组件或装置。 虽然未如此限制，但控制功率放大器251通常指设定、修改或调整由功率放大器251提供的 功率放大量。在一些实施方案中，功率放大器251可包含功率放大器控制器252。此外，功 率放大器模块249可为包含功率放大器控制器252及功率放大器251的功能性的单个组 件。在其它实施方案中，无线装置248可包含作为单独且相异的组件的功率放大器251及 功率放大器控制器252。
[0484] 此外，无线装置248可包含数字控制接口 253。在一些实施例中，功率放大器模块 249包含数字控制接口 253。一般来说，数字控制接口 253可包含可支持多种类型的前端接 口的任何类型的控制接口。举例来说，所图解说明的数字控制接口 253可支持MIPI?射频 (RF)前端（RFFE)串行接口 254及通用输入/输出（GP10)接口 256两者。在若干个实施例 中，数字控制接口 253可支持多种类型的前端接口以使得所述接口可在不需要电路设计改 变或接合改变的情况下在同一组件裸片上共存。此外，在一些实施例中，数字控制接口 253 可在不增加经暴露以供无线装置248使用的接口引脚或连接点的数目的情况下支持多个 前端接口。有利地，在若干个实施例中，数字控制接口 253可与在不修改数字控制接口 253 的情况下支持不同接口标准的装置一起使用。举例来说，图18的所图解说明的数字控制接 口 253可在不修改数字控制接口 253的情况下与支持\_1IPhRm(、GPIO或所述两者的组 合的装置一起使用。
[0485] 在特定实施方案中，数字控制接口 253可用作功率放大器模块249与确定或设定 功率放大器模块249、功率放大器控制器252、功率放大器251或可由数字控制接口 253控 制的任何其它组件的操作模式的信号源之间的中间物或管理器。所述信号源可包含经配置 以将可致使数字控制接口 253确定或设定（举例来说）功率放大器模块249的操作模式的 信号提供到数字控制接口 253的任何组件。例如，如图18中所图解说明，所述信号源可为 收发器257。或者或另外，所述信号源可包含基带芯片258、数字信号处理器（DSP) 259或可 将一个或一个以上信号提供到数字控制接口 253以致使数字控制接口 253设定功率放大器 模块249或功率放大器251的操作模式的任何其它组件。
[0486] 在设定功率放大器251的模式的情景的一个实例中，收发器从（举例来说）天线 261或DSP259接收信号。响应于接收到所述信号，收发器257可将一个或一个以上信号提 供到与设定功率放大器251的操作模式相关联的数字控制接口 253。数字控制接口 253可基 于来自收发器257的所接收信号而确定所述所接收信号是与RFFE串行接口 254还是GPI0 接口 256相关联。数字控制接口 253可接着使用所识别接口（例如，RFFE串行接口 254、 GPI0接口 256或数字控制接口 253可包含的任何其它接口）处理所述所接收信号。接着， 基于处理所述所接收信号的结果，数字控制接口 253可将模式设定信号提供到功率放大器 控制件252,所述功率放大器控制件可基于所述模式设定信号而设定功率放大器251的模 式。
[0487] 一般来说，功率放大器251的模式设定对应于接着被提供到装置（例如，无线装置 248)的组件的信号的功率放大的速率或数量。此信号可经提供以给所述组件供电或以供由 无线装置248的所述组件处理。功率放大器模块可从电力供应器262接收电力。功率放大 器模块249可接着通过电力分配总线263将电力分配到如所图解说明的无线装置248中所 包含的若干个组件。
[0488] 无线装置248可包含若干个额外组件。这些额外组件中的至少一些组件可经由电 力分配总线263接收电力。此外，所述额外组件中的至少一些组件可与数字控制接口 253 通信且可致使数字控制接口 253修改功率放大器模块249的设定。举例来说，无线装置248 可包含数/模转换器（DAC) 264、显示处理器266、中央处理器267、用户接口处理器268、模 /数转换器269及存储器271。
[0489] 此外，提供图18中所图解说明的无线装置248的组件作为实例。无线装置248可 包含其它组件。举例来说，无线装置248可包含音频处理器、陀螺仪或加速度计。此外，各 种所图解说明的组件可组合成较少组件或分离成额外组件。举例来说，DAC264与ADC269 可组合成单个组件，且基带芯片258可与收发器257组合。作为另一实例，收发器257可分 解成单独接收器与发射器。
[0490] B.数字控制接口
[0491] 图19图解说明根据本发明的方面的识别为数字控制接口 272的数字控制接口的 特定实施例。数字控制接口 272包含RFFE串行接口及GPIO接口两者。有利地，在特定实 施例中，数字控制接口 272可实施于具有与包含RFFE串行接口及GPI0接口中的一者的控 制接口相同的数目个引脚的相同大小的封装中。对使用或需要小封装的应用（例如可需要 3mmX3mm模块的应用）来说，在不扩展单个芯片的大小的情况下在所述芯片内组合多个接 口类型的能力是特别有利的。
[0492] 数字控制接口272包含经配置以提供MIPI? RFFE串行接口的功能性的RFFE核 心273。此外，数字控制接口272包含若干个输入引脚：VI0引脚274、时钟/模式引脚276 及数据/启用引脚277。
[0493]VI0引脚274经配置以接收指示数字控制接口 272应操作为RFFE串行接口还是 GPI0接口的信号。在所图解说明的实施例中，数字控制接口 272在VI0引脚274接收到逻 辑高信号时操作为RFFE串行接口且在VI0引脚274接收到逻辑低信号时操作为GPI0接口。 然而，在一些实施方案中，数字控制接口 272可经配置以在VI0引脚274接收到逻辑低信号 时操作为RFFE串行接口且在VI0引脚274接收到逻辑高信号时操作为GPI0接口。所述逻 辑低信号可与定义为低的任何值（例如〇伏、-5伏或其它）相关联。类似地，所述逻辑高 信号可与定义为高的任何值（例如〇伏、+5伏或其它）相关联。在一些实施方案中，所述 逻辑低信号可与将VI0引脚274连接到接地相关联。类似地，在一些情形中，所述逻辑高信 号可与将VI0引脚274连接到电压源相关联。
[0494] 除设定数字控制接口 272的操作模式之外，VI0引脚274还可将电力从电源（例 如电力供应器262 (图18))提供到RFFE核心273。因此，在一些实施例中，当VI0引脚274 被设定为逻辑低或接地时，不给RFFE核心273供电且数字控制接口 272经配置以充当GPI0 接口。另一方面，在一些实施例中，当VI0引脚274被设定为逻辑高或者直接或间接地连接 到电源时，给RFFE核心273提供电力且数字控制接口 272经配置以充当RFFE串行接口。
[0495] 此外，数字控制接口 272包含电力接通复位278,所述电力接通复位可以硬件、软 件或所述两者的组合实施。电力接通复位278经配置以促进将RFFE核心273复位。在一 些实施例中，电力接通复位278可用作反转延迟函数。所述反转延迟函数经配置以在将数 字控制接口 272配置为RFFE串行接口时提供用于将与RFFE核心273相关联的一个或一个 以上逻辑块及/或一个或一个以上寄存器设定为已知条件或值的充足时间。虽然在一些情 形中时间的长度可为应用特定的，但在其它情形中时间的长度可基于硬件设计及/或实施 方案的特性。举例来说，所需时间量可取决于时钟频率、逻辑组件的大小、直接或间接地连 接到数字控制接口 272的组件的类型等。此外，当初始化RFFE核心273或使RFFE核心273 脱离复位状态时，将逻辑块及/或寄存器设定为已知值可发生。
[0496] 在一些实施方案中，电力接通复位278可经配置以将选择信号提供到组合逻辑块 279。举例来说，假设数字控制接口 272经配置以在VI0引脚274接收到逻辑低信号时操作 为GPI0接口且在VI0引脚274接收到逻辑高信号时操作为RFFE串行接口。继续此实例， 当VI0引脚274接收到逻辑低信号时，由电力接通复位278提供的选择信号可致使组合逻 辑块279将输入到数据/启用引脚277及时钟/模式引脚276的信号分别输出到启用电平 移位器282及模式电平移位器283。或者，如果VI0引脚274接收到逻辑高信号，那么由电 力接通复位278提供的选择信号可致使组合逻辑块279将由RFFE核心273提供的信号输 出到启用电平移位器282及模式电平移位器283。在特定实施例中，组合逻辑块279可在将 从数据/启用引脚277及时钟/模式引脚276或RFFE核心273接收的信号输出到所述电 平移位器之前延迟或以其它方式修改所述信号。
[0497] 此外，在一些情形中，电力接通复位278可经配置以将电平移位器281中的一者或 一者以上置于默认状态中。举例来说，当RFFE核心273处于复位状态中时，可将电平移位器 281置于默认或复位状态中。在一些设计中，电力接通复位278可连接到与经配置以在GPI0 接口模式期间为高的每一电平移位器相关联的默认高引脚且连接到与经配置以在GPI0接 口模式期间为低的每一电平移位器相关联的默认低引脚。在一些实施方案中，将电平移位 器281设定到默认状态中可致使电平移位器281基于由默认引脚284提供的默认输入信号 而输出值。虽然将默认引脚284图解说明为接收默认输入信号，但在若干个实施例中，默认 引脚284系结到默认高及默认低输入中的一者。因此，在一些情形中，所述默认值可被预配 置，而在其它情形中，所述默认值可基于配置或操作而为可变化的。在一些设计中，每一电 平移位器281可与不同默认值或信号相关联是可能的。或者，每一电平移位器281可与同 一默认值或信号相关联。
[0498] 可通过Vcc引脚287给电平移位器281中的每一者供电。在一些实施方案中，每 一电平移位器281可分别连接到电源。或者，单个电平移位器281可直接或间接地连接到 电源，且其余电平移位器281可通过到电平移位器281的连接或连接到电源的其它组件而 获得电力。此外，电平移位器282及283可以类似方式各自连接到电源，或可连接到电平移 位器或者可将电力提供到电平移位器282及283的其它组件。在特定实施例中，电平移位 器281、282及283经配置以调整所接收信号的电压电平且输出经修改信号。虽然未如此限 制，但电平移位器281、282及283可调整所接收信号的电压电平以大致匹配在Vcc引脚287 处施加的电压。
[0499] 虽然图19图解说明两个电平移位器281，但本发明并未如此限制。RFFE核心273 可与一个、两个、三个或任何所要数目个额外电平移位器281直接或间接地通信。此外，在 一些情形中，数字控制接口 272包含与RFFE核心273包含的寄存器（未展示）的数目一样 多的电平移位器281。每一寄存器可将与寄存器的值相关联的信号提供到对应电平移位器 281。在一些情形中，可存在比寄存器多或少的电平移位器281。举例来说，每一电平移位 器281可与两个寄存器相关联。在此实例中，RFFE核心273内部的逻辑可确定哪一寄存器 的值被提供到对应电平移位器281。作为第二实例，RFFE核心273可包含经包含以供RFFE 核心273内部使用的额外寄存器。在此实例中，并非RFFE核心273的所有寄存器均可与电 平移位器281相关联。下文关于图20更详细地描述电平移位器281、282及283。
[0500] 如先前所指示，RFFE核心273可包含一组寄存器（未展示）。在特定情形中，可将 所述组寄存器设定为未知值。举例来说，当第一次给无线装置248供电时，可将所述组寄存 器设定为未知值。作为第二实例，在其中VI0引脚274用作RFFE核心273的电源及RFFE 与GPI0模式之间的模式选择器两者的实施方案中，当将数字控制接口 272第一次从GPI0 接口转变到RFFE串行接口时，可将所述组寄存器设定为未知值。为确保在最初给RFFE核 心273供电或使所述RFFE核心脱离复位状态时将寄存器设定为已知值，RFFE核心273可 经配置以将所述组寄存器中的每一者的值设定为由一组捆绑默认286提供的值。在特定实 施方案中，捆绑默认286可等效于提供到默认引脚284的值。
[0501]RFFE核心273可经配置以从时钟/模式引脚276接收时钟信号。此时钟信号可基 于RFFE核心273的实施方案而设定为任何频率或信号形状。在一些实施方案中，所述时钟 信号可为具有26MHz或26MHz以下的频率的方形波。此外，RFFE核心273的数据接口可为 双向的。因此，RFFE核心273可在RFFE核心273的数据输入处从数据/启用引脚277接收 数据。类似地，RFFE核心273可将数据从RFFE核心273的数据输出提供到数据/启用引 脚277。如图19中所图解说明，通过缓冲器288及289,可缓冲数据输入及数据输出两者。 在一些实施例中，所述缓冲器可为三态缓冲器。在一些实施方案中，RFFE核心273的输出 启用经配置以控制缓冲器288及289以启用数据输出及数据输入两者以共享去往及来自数 据/启用引脚277的同一线。因此，在一些实例中，当从RFFE核心273读取数据时，缓冲器 288启用数据流，而缓冲器289阻止数据流或被设定为高阻抗。类似地，在一些实例中，当将 数据写入到RFFE核心273时，缓冲器289启用数据流，而缓冲器288阻止数据流或被设定 为高阻抗。
[0502] 以下是针对数字控制接口 272的使用情形的非限制性实例。根据本文所描述的各 种实施例，其它操作及使用是可能的。在一个实例使用情形中，在VI0引脚274处接收逻辑 低信号。举例来说，此信号可从收发器257(图18)接收。接收到逻辑低信号致使数字控制 接口 272操作为GPI0接口。因此，在此实例中，RFFE核心273为非作用的。此外，组合逻 辑块279将在时钟/模式引脚276及数据/启用引脚277处接收的信号分别传递到模式电 平移位器283及启用电平移位器282。电平移位器282及283在修改所述信号的电压电平 后将所述信号提供到功率放大器控制器252。功率放大器控制器252 (图18)基于从电平 移位器282及283接收的所述信号而控制功率放大器251以设定由功率放大器251接收的 信号（例如由电力供应器262或收发器257提供的信号）的放大电平。功率放大器控制器 252还可从电平移位器281接收与默认相关联的信号。如果如此，那么功率放大器控制器 252可忽视来自电平移位器281的信号或可部分地基于从电平移位器281接收的信号而控 制功率放大器251。
[0503] 作为第二实例使用情形，继续参考图18及19,在VI0引脚274处接收逻辑高信号。 举例来说，此信号可从图18的基带芯片258接收。接收到逻辑低信号致使数字控制接口 272操作为RFFE串行接口。因此，在此实例中，RFFE核心273为作用的且组合逻辑块279 将从RFFE核心273接收的模式及启用信号分别传递到模式电平移位器283及启用电平移 位器282。电平移位器282及283在修改所述信号的电压电平后将所述信号提供到功率放 大器控制器252。功率放大器控制器252可部分地基于从电平移位器282及283接收的信 号而控制功率放大器251。在特定实施例中，当数字控制接口 272正操作为RFFE串行接口 时，功率放大器控制器252可忽视电平移位器282及283的信号。
[0504] 继续第二实例使用情形，RFFE核心273可从时钟/模式引脚276接收时钟信号且 从数据/启用引脚277接收地址信号。或者或另外，RFFE核心273可从数据/启用引脚 277接收数据信号。在一些情形中，在地址信号之后接收数据信号。或者，可在地址信号之 前接收数据信号。此外，在其中数字控制接口 272包含单独地址引脚（未展示）的实施例 中，RFFE核心273可至少部分地并行接收地址信号及数据信号。
[0505]RFFE核心273可使用时钟信号来同步化与RFFE核心273相关联的一个或一个以 上组件的操作。此外，可使用时钟信号来促进识别寄存器地址及与从数据/启用引脚277 接收的信号相关联的数据。RFFE核心273可使用地址信号来识别与RFFE核心273相关联 的寄存器。RFFE核心273可接着将与数据信号相关联的数据存储于寄存器处。在一些实 施例中，RFFE核心273可基于数据信号而修改寄存器处的现有数据。此外，在一些情形中， 在数据/启用引脚277处接收的信号可控制RFFE核心273或致使RFFE核心273修改其操 作。
[0506] 在特定实施例中，RFFE核心273可将一个或一个以上信号提供到电平移位器281。 由RFFE核心273提供的信号可与存储于与RFFE核心273相关联的寄存器处的值及/或信 号相关联。此外，电平移位器281可接着将信号及/或信号的经修改版本提供到功率放大 器控制器252。功率放大器控制器252至少部分地基于来自电平移位器281的信号（且在 一些情形中，至少部分地基于来自模式电平移位器283及/或启用电平移位器282的信号） 而设定功率放大器251的配置。
[0507] -般来说，在VI0引脚274、时钟/模式引脚276及数据/启用引脚277处接收的 信号为数字信号。然而，在一些实施例中，所述所接收信号中的一者或一者以上可为模拟信 号。例如，在VI0引脚274处接收的信号可为模拟信号。此外，图19中所图解说明的组件 中的每一者可包含于单个芯片或裸片（例如数字控制接口 253)中。有利地，在特定实施例 中，在单个裸片中包含数字控制接口 272的组件中的每一者启用无线装置（例如无线装置 248)以具有在不需要多个芯片的情况下使用RFFE串行接口、GPI0接口或两种类型的接口 的能力。通过代替多个芯片使用单个芯片，特定实施例可减小电力消耗且减小功率放大器 251或可使用控制接口的任何其它模块的控制接口所需的占用面积。
[0508] C.电平移位器
[0509] 图20图解说明根据本发明的方面的电平移位器291的实施例。电平移位器281、 282及283的实施例可等效于或大致等效于电平移位器291。在一些实施方案中，电平移位 器281、282及283可在设计上不同于电平移位器291。然而，所述电平移位器中的每一者能 够修改输入信号的电压。在一些情形中，输入信号的电压经移位或修改以匹配在Vcc引脚 287 (图19)处提供的电压。在其它情形中，在介于输入电压与在Vcc引脚287处提供的电 压之间的范围内移位或修改输入信号的电压。
[0510] 在操作期间，电平移位器291能够在输入292处接收输入信号。此输入信号可通 常包含使得其电压电平被修改的任何信号。因此，例如，所述输入信号可包含先前关于图19 所描述的信号中的一者或一者以上。举例来说，所述输入信号可为从RFFE核心273 (包含 从与RFFE核心273相关联的寄存器中的一者）提供的信号。作为第二实例，所述输入信号 可为由组合逻辑块279提供的信号。
[0511] 将在输入292处接收的输入信号提供到锁存器293。锁存器293可包含任何类型 的触发器。举例来说，如图20中所图解说明，锁存器293可为基于"与非"的RS触发器。然 而，其它类型的触发器是可能的。举例来说，锁存器293可为基于"或非"的RS触发器。在 特定实施例中，锁存器293确保来自锁存器293的非重叠输出。确保非重叠输出确保每一 对NFET晶体管294不在同时启动。在一些实施例中，可使用具有延迟元件的两个并行信号 路径来确保每一对NFET晶体管294不在同时启动。
[0512] 在一些实施方案的情况下，锁存器293提供两个信号，一个信号来自"与非"门中 的每一者（例如，设定信号及复位信号）。可将所述信号中的每一者提供到一对NFET晶体 管294。可通过来自锁存器293的信号启动NFET晶体管294。当启动时，所述NFET晶体管 设定交叉耦合对PFET晶体管296的状态。交叉耦合对PFET晶体管296致使输入信号的电 压电平被电平移位。接着在输出297处将此经电平移位的信号提供到（举例来说）图18 中所展示的功率放大器控制器252或功率放大器251。在一些实施例中，例如在可能期望负 输出电压操作时，NFET晶体管294可为PFET晶体管且PFET晶体管296可为NFET晶体管。
[0513] 在本发明的一些实施例中，不在输入292处提供信号或所述信号大致为零是可能 的。在此些实施例中，可由默认低输入298及/或默认高输入299所提供的默认信号设定 或启动NFET晶体管294。虽然图20图解说明两个默认（默认高输入299及默认低输入 298)，但在若干个实施例中，将仅单个默认信号提供到电平移位器291。如果期望输出297 在复位期间为高，那么默认高输入299将经配置以在复位期间提供信号。如果代替地期望 电平移位器291在复位期间提供低输出，那么默认低输入298将经配置以在复位期间提供 信号。未经配置以在复位期间设定NFET晶体管294的默认输入可系结到接地，或在特定实 施方案中可不存在。在一些实施方案中，默认低输入298及/或默认高输入299经预配置 或连接到提供预定信号的信号产生器。或者，默认低输入298及/或默认高输入299可连 接到图19中所展示的电力接通复位278。在一些实施例中，默认输入298及299中的一者 或两者可为任选的。举例来说，在一些情形中，启用电平移位器282及模式电平移位器283 在其输入处接收信号。
[0514] D.橾作数字控制接口的讨稈
[0515] 图21表示根据本发明的方面的用于操作数字控制接口的过程301的流程图。过 程301可由经配置以操作为RFFE串行接口且操作为GPI0接口的任何类型的数字控制接口 实施。举例来说，过程301可由数字控制接口 253 (图18)及数字控制接口 272 (图19)实 施。此外，在一些实施例中，过程301可由经配置以在不同接口模式中操作的任何类型的数 字控制接口实施。虽然过程301的实施方案并未如此限制，但为简化论述，过程301将被描 述为由图19的数字控制接口 272实施。
[0516] 在框302处，当（举例来说）数字控制接口 272在VI0引脚274、时钟/模式引脚 276及数据/启用引脚277处接收信号时，过程301开始。在一些实施例中，在时钟/模式 引脚276及数据/启用引脚277中的一者或一者以上处接收的信号可被延迟、可为噪声或 可被忽视直到数字控制接口 272完成初始化过程的一些已知或未知信号。
[0517] 在框303处，将在VI0引脚274处接收的信号提供到RFFE核心273。在一些实施 方案中，来自VI0引脚274的信号给RFFE核心273供电。此外，来自VI0引脚274的信号 或所述信号的缺乏可导致RFFE核心273不接收电力。除将VI0信号提供到RFFE核心273 之外，框303还可包含将VI0信号提供到电力接通复位278。在一些实施例中，电力接通复 位278 (图19)可将信号从VI0引脚274提供到组合逻辑块279。此外，电力接通复位278 可在延迟或以其它方式修改来自VI0引脚274的信号之后将经延迟或经修改信号提供到组 合逻辑块279。类似地，在特定实施例中，电力接通复位278可将VI0信号、VI0信号的经延 迟版本或VI0信号的经修改版本提供到与RFFE核心273相关联的复位输入。
[0518] 在图21中所展示的框304处，将在时钟/模式引脚276处接收的信号提供到组合 逻辑块279。类似地，在框306处，将在数据/启用引脚277处接收的信号提供到组合逻辑 块279。此外，在框307处，将来自与RFFE核心273相关联的RFFE模式寄存器的模式信号 提供到组合逻辑块279。类似地，在框308处，将来自与RFFE核心273相关联的RFFE启用 寄存器的启用信号提供到组合逻辑块279。在特定操作状态期间，在框307及308处提供的 信号可为噪声或可为不影响数字控制接口 272的操作的一些已知或未知信号。此外，在一 些操作状态中，在框307及308处无信号待提供是可能的。举例来说，在其中不给RFFE核 心273供电的实施方案中，例如当数字控制接口 272正操作为GPIO接口时，在框307及308 处无信号待提供是可能的。在一些实施方案中，框307及308可为任选的。
[0519] 在决策框309处，数字控制接口 272确定VI0信号是否为逻辑高。在特定实施方 案中，确定VI0信号是否为逻辑高包含基于所述VI0信号而配置数字控制接口 272。配置数 字控制接口 272包含调整数字控制接口 272的部分的操作以及调整数字控制接口 272内的 信号的流动，如关于图21的其余框所进一步描述。
[0520] 如果在决策框309处VI0信号并非逻辑高，那么数字控制接口 272操作为GPI0接 口且过程301继续进行到其中将RFFE核心273置于复位模式中的框311。此复位模式可 为其中RFFE核心273维持其寄存器中的已知或未知值且从其输出端口输出值的作用复位。 或者，如果（举例来说）通过使VI0引脚274接地或通过将VI0引脚274与电源切断连接 而提供逻辑低VI0信号，那么在处于复位模式中时停止给RFFE核心273供电。
[0521] 在图21的框312处，将在框304处所提供的来自时钟/模式引脚276的信号提供 到模式电平移位器283。类似地，在框313处，将在框306处所提供的来自数据/启用引脚 277的信号提供到启用电平移位器282。在特定实施方案中，在框312及313处提供到电平 移位器的信号可基于由电力接通复位278提供到组合逻辑块279的信号或基于所述信号而 选择。此外，在一些情形中，可在将分别在框312及313处提供到电平移位器283及282的 信号提供到电平移位器283及282之前由组合逻辑块279延迟或修改所述信号。
[0522] 在框314处，数字控制接口 272在RFFE寄存器电平移位器281处维持默认值。经 由默认引脚284提供这些默认值。在若干个实施方案中，所述默认值可为应用特定的。此 夕卜，可预配置及/或硬编码所述默认值。或者，可基于数字控制接口 272及/或与无线装置 248相关联的组件中的一者或一者以上的操作而产生或确定所述默认值。在特定实施例中， 框314可为任选的。
[0523] 如果在决策框309处VI0信号为逻辑高，那么数字控制接口 272操作为RFFE串行 接口且过程301继续进行到其中使RFFE核心273脱离复位模式的框316。在一些情形中， 当在未被供电的时间段之后第一次给无线装置248供电或初始化所述无线装置时，执行过 程301。在此些情形中，可作为数字控制接口 272的初始化的一部分执行框316。此外，代 替或除使RFFE核心273脱离复位模式之外，框316还可包含初始化RFFE核心273。从复位 模式移除RFFE核心273可为经延迟过程以提供用于稳定化及/或初始化与RFFE核心273 相关联的一个或一个以上寄存器、信号及/或组件的充足时间。可由电力接通复位278控 制及/或实施此延迟过程。在一些实施例中，框316可为任选的。
[0524] 在框317处，过程301包含将与RFFE核心273相关联的内部寄存器（未展示）配 置为默认值集合。可由捆绑默认286提供这些默认值。或者，可基于与RFFE核心273相关 联的内部逻辑而确定所述默认值且响应于从VI0引脚274、时钟/模式引脚276及数据/启 用引脚277中的一者或一者以上接收的信号而设定所述默认值。
[0525] 在框318处，将来自RFFE核心273的模式信号提供到模式电平移位器283。此模 式信号可与RFFE核心273的模式寄存器相关联或从所述模式寄存器获得。或者或另外，所 述模式信号可至少部分地基于以下各项中的一者或一者以上，其包含：从时钟/模式引脚 276接收的信号、从数据/启用引脚277接收的信号、基于捆绑默认286的值及RFFE核心 273内部的逻辑。
[0526] 此外，在框319处，将来自RFFE核心273的启用信号提供到启用电平移位器282。 此启用信号可与RFFE核心273的启用寄存器相关联或从所述启用寄存器获得。或者或另 夕卜，所述启用信号可至少部分地基于以下各项中的一者或一者以上：从时钟/模式引脚276 接收的信号、从数据/启用引脚277接收的信号、基于捆绑默认286的值及RFFE核心273 内部的逻辑。
[0527] 在本发明的特定实施方案中，在框318及319处提供到电平移位器的信号可基于 由电力接通复位278提供到组合逻辑块279的信号或基于所述信号而选择。此外，在一些 情形中，可在将分别在框318及319处提供到电平移位器283及282的信号提供到电平移 位器283及282之前由组合逻辑块279延迟或修改所述信号。
[0528] 在框321处，过程301包含将与RFFE寄存器相关联的RFFE寄存器值或信号提供到 RFFE电平移位器281。所述RFFE寄存器值来自与RFFE核心273相关联的寄存器。虽然在 一些情形中这些寄存器可包含上文关于框318及319所描述的寄存器，但一般来说，框321 的寄存器为不同寄存器。此外，使用由寄存器提供的值来设定或规定功率放大器251的模 式。当在GPI0接口模式中时，数字控制接口 272可限于规定与两个电压值及/或两个功率 放大电平相关联的两种模式，例如高及低。在其中数字控制接口包含额外引脚的实施例中， 数字控制接口 272可能够在GPI0模式中时规定额外模式。当在RFFE串行接口模式中时， 数字控制接口 272可基于计时到RFFE核心273中的值、存储于与RFFE核心273相关联的 寄存器中的值或所述两者的组合而设定或规定用于功率放大器251的不同模式。
[0529] 无论VI0信号是逻辑高还是逻辑低，均在框322处将模式电平移位器283的输出 提供到功率放大器251。类似地，无论VI0信号是逻辑高还是逻辑低，均在框322处将启用 电平移位器282的输出提供到功率放大器251。在特定实施例中，将模式电平移位器283及 启用电平移位器282的输出提供到功率放大器控制器252。功率放大器控制器252可接着 至少部分地基于来自模式电平移位器283及启用电平移位器282的所接收信号而配置功率 放大器251。
[0530] 在框324处，将RFFE电平移位器281的输出提供到功率放大器251。或者，可将 RFFE电平移位器281的输出提供到功率放大器控制器252,所述功率放大器控制器可接着 至少部分地基于来自RFFE电平移位器281的所接收信号而配置功率放大器251。当数字控 制接口 272正操作为GPI0接口时，RFFE电平移位器281的输出可至少部分地基于在默认 引脚284处接收的默认值或信号。相比来说，当数字控制接口 272正操作为RFFE串行接口 时，RFFE电平移位器281的输出可至少部分地基于从RFFE核心273接收的值或信号，包含 存储于与RFFE核心273相关联的寄存器中的值。在一些实施例中，框322、323及324中的 一者或一者以上可为任选的。举例来说，当数字控制接口 272正操作为GPI0接口时，电平 移位器281可不将值提供到功率放大器251或功率放大器控制器252。
[0531]E.第二电子裝置
[0532] 图22图解说明根据本发明的方面实施的其中称为无线装置326的无线装置的替 代实施例。在本发明的一些实施方案中，上文关于无线装置248所描述的实施例中的一些 或所有实施例可应用于无线装置326。
[0533] 无线装置326可包含功率放大器模块327。功率放大器模块327可通常包含具有 功率放大器328、用于控制功率放大器328的功率放大器控制器329、模式选择器330及数 字控制接口 331的任何组件或装置。虽然未如此限制，但控制功率放大器328通常指设定、 修改或调整由功率放大器328提供的功率放大量。
[0534] 如同图18的数字控制接口 253,本文中所展示的数字控制接口 331可包含可支持 用于控制功率放大器328及/或用于配置功率放大器控制器329以控制功率放大器328的 多种类型的接口的任何类型的控制接口。举例来说，数字控制接口 331可包含串行接口 332 及GPI0接口 333。串行接口 332可包含任何类型的串行接口。举例来说，所述串行接口可 为（列举几个）RFFE串行接口（例如，M〖Pi? RFFE串行接口）、串行外围接口（SPI)总 线、3导线串行总线或I2C总线。在一些实施方案中，上文关于数字控制接口 253所描述的 实施例中的一些或所有实施例可应用于数字控制接口 331。
[0535] 在若干个实施例中，数字控制接口 331可在不需要现有组件裸片配置（例如，现有 功率放大器、现有功率放大器模块、现有收发器或可将控制信号提供到数字控制接口或可 从数字控制接口接收控制信号的其它组件）的电路设计改变或接合改变的情况下在同一 组件裸片上包含多种接口类型。此外，在一些实施例中，数字控制接口 331可在不增加经暴 露以供无线装置326或功率放大器模块327使用的接口连接（例如，引脚、引线、导线、球栅 阵列等）的数目的情况下支持多个接口。有利地，在若干个实施例中，数字控制接口 331可 与在不修改数字控制接口 331的情况下支持不同接口标准的装置一起使用。举例来说，图 22的所图解说明的数字控制接口 331可与在不修改数字控制接口的情况下支持串行接口、 GPI0接口或所述两者的组合的装置一起使用。在一些情形中，数字控制接口 331可在操作 期间在不同接口类型之间切换。
[0536] 模式选择器330可包含经配置以选择数字控制接口 331的操作模式的任何装置或 组件。选择数字控制接口 331的操作模式可包含选择数字控制接口 331用以与功率放大器 控制器329通信的接口类型。举例来说，模式选择器330可选择或配置数字控制接口 331 以用作串行接口或GPI0接口。此选择可基于从天线338、收发器334、基带芯片336或可提 供可用以选择接口类型或确定接口类型以从数字控制接口 331的可用接口类型选择的信 号的任何其它信号源接收的信号。
[0537] 此外，在特定实施方案中，数字控制接口 331可基于从信号源接收的一个或一个 以上信号而直接或经由功率放大器控制器329设定功率放大器328的操作模式。在特定实 施例中，数字控制接口 331从（举例来说）天线338、收发器334、基带336或DSP337接收 致使数字控制器接口 331设定功率放大器328的操作模式的一个或一个以上信号，同时从 模式选择器330接收选择数字控制接口 331的操作性接口类型的信号。或者，数字控制接口 331可从模式选择器330接收致使数字控制接口 331设定功率放大器328的操作模式的一 个或一个以上信号及选择数字控制接口 331的操作性接口类型的信号。模式选择器330可 从（举例来说）天线338、收发器334、基带336或DSP337接收所述信号中的一些或所有 信号。或者或另外，模式选择器330可基于从（举例来说）天线338、收发器334、基带336 或DSP337接收的一个或一个以上信号而产生提供到数字控制接口 331的所述信号中的一 些或所有信号。
[0538] 在用于设定功率放大器328的模式的情景的一个实例中，收发器334从（举例来 说）天线338或DSP337接收信号。响应于接收到所述信号，收发器334可将一个或一个 以上信号提供到模式选择器330。基于从收发器334接收的一个或一个以上信号，模式选择 器330可配置数字控制接口 331以操作为串行接口或GPI0接口。此外，收发器334可将一 个或一个以上信号提供到数字控制接口 331，所述数字控制接口基于由模式选择器330规 定的模式而处理处于串行模式或GPI0模式中的信号。基于处理所述信号的结果，数字控制 接口 331可将一个或一个以上模式设定信号提供到功率放大器控制器329,所述功率放大 器控制器可基于所述模式设定信号而设定功率放大器328的模式。或者，数字控制接口 331 可设定功率放大器328的模式。
[0539] 在一些实施方案中，功率放大器328可包含功率放大器控制器329、数字控制接口 331及模式选择器330中的一者或一者以上。针对一些实施方案，功率放大器控制器329 可包含数字控制接口 331及模式选择器330中的一者或一者以上。此外，在一些情形中，所 述数字控制接口可包含模式选择器330。此外，功率放大器模块327可为包含模式选择器 330、数字控制接口 331、功率放大器控制器329及功率放大器328的功能性的单个组件。或 者，功率放大器模块327可包含多个组件，所述多个组件包含模式选择器330、数字控制接 口 331、功率放大器控制器329及功率放大器328的功能性。在又一些实施方案中，无线装 置326可包含一个或一个以上组件，所述一个或一个以上组件包含模式选择器330、数字控 制接口 331、功率放大器控制器329及功率放大器328的功能性。
[0540] 类似于图18的功率放大器模块249,图22中所展示的功率放大器模块327可从电 力供应器339接收电力。功率放大器模块327可接着经由（举例来说）电力分配总线341 将所述电力分配到无线装置326中所包含的若干个组件。
[0541] 在特定实施例中，电力供应器339包含启用电力供应器339 (在一些情形中）以配 置功率放大器模块327的一个或一个以上元件的组合逻辑及/或一个或一个以上处理器。 举例来说，在一些情形中，电力供应器339可将一个或一个以上信号提供到数字控制接口 331以启用数字控制接口 331来配置功率放大器328。此外，电力供应器339可基于功率放 大器328的输出而将所述信号提供到（举例来说）数字控制接口 331，借此在功率放大器模 块327与电力供应器339之间形成反馈环路。
[0542] 无线装置326可包含若干个额外组件。这些额外组件中的至少一些组件可经由电 力分配总线341接收电力。举例来说，无线装置326可包含数/模转换器（DAC) 342、显示处 理器343、中央处理器344、用户接口处理器346、模/数转换器（ADC) 347及存储器348。所 述额外组件中的至少一些组件可与数字控制接口 331通信且可致使数字控制接口 331修改 功率放大器模块327、功率放大器328及/或功率放大器控制器329的设定。另外，所述额 外组件中的至少一些组件可与模式选择器330通信且致使模式选择器330选择数字控制接 口 331的操作模式。
[0543] F.第二数字控制接口
[0544] 图23图解说明如根据本发明的特定方面实施的图22的数字控制接口 331的实施 例。在一些实施方案中，上文关于数字控制接口 253及数字控制接口 272所描述的实施例 中的一些或所有实施例可应用于数字控制接口 331。
[0545] 数字控制接口 331包含串行接口 332、GPI0接口 333及若干个输入引脚。这些输 入引脚可包含VIO引脚351、时钟/模式引脚352及数据/启用引脚353。
[0546]VI0引脚351可经配置以接收将数字控制接口 331设定为操作为串行接口或GPI0 接口的信号。在所图解说明的实施例中，数字控制接口 331在VI0引脚351接收到逻辑高 信号时操作为串行接口且在VI0引脚351接收到逻辑低信号时操作为GPI0接口。然而，在 一些实施方案中，数字控制接口 331可经配置以在VI0引脚351接收到逻辑低信号时操作 为串行接口且在VI0引脚351接收到逻辑高信号时操作为GPI0接口。所述逻辑低信号可 与定义为低的任何值（例如〇伏、-5伏或其它）相关联。类似地，所述逻辑高信号可与定义 为高的任何值（例如〇伏、+5伏或其它）相关联。在一些实施方案中，所述逻辑低信号可 与将VI0引脚351连接到接地相关联。类似地，在一些情形中，所述逻辑高信号可与将VI0 引脚351连接到电压源相关联。
[0547] 此外，VI0引脚351可经配置以将电力从电源（例如电力供应器339(图22))提 供到串行接口核心349。因此，在一些实施例中，当VI0引脚351被设定为逻辑低或接地时， 不给串行接口核心349供电且数字控制接口 331经配置以充当GPI0接口。另一方面，在一 些实施例中，当VI0引脚351被设定为逻辑高或者直接或间接地连接到电源时，给串行接口 核心349提供电力且数字控制接口 331经配置以充当串行接口。在一些实施方案中，上文 关于VI0引脚274所描述的实施例中的一些或所有实施例可应用于VI0引脚351。
[0548] 串行接口 332可包含前端核心或串行接口核心349。此外，串行接口 332可包含 电力接通复位354、一对缓冲器368及369以及若干个电平移位器357。GPI0接口 333可 包含组合逻辑块356以及一对电平移位器358及359。当数字控制接口 331充当串行接口 时，串行接口 332的组件为作用的或操作以提供串行接口且GPI0接口 333的一个或一个以 上组件可为不作用的。类似地，当数字控制接口 331充当GPI0接口时，GPI0接口 333的组 件为作用的或操作以提供GPI0接口且串行接口 332的一个或一个以上组件可为不作用的。
[0549] 然而，在特定实施例中，当数字控制接口 331充当串行接口时，数字控制接口 331 可使用GPI0接口 333的一个或一个以上组件来促进提供串行接口，且因此，GPI0接口 333 的一个或一个以上组件可为作用的或操作以提供串行接口。类似地，在特定实施例中，当数 字控制接口 331充当GPI0接口时，数字控制接口 331可使用串行接口 332的一个或一个以 上组件来促进提供GPI0接口，且因此，串行接口 332的一个或一个以上组件可为作用的或 操作以提供GPI0接口。举例来说，在一些实施方案中，组合逻辑块356可包含由电力接通复 位354控制的多路复用器。此外，在此实例中，组合逻辑块356基于数字控制接口 331的操 作模式及因此由电力接通复位354输出的值而可将不同信号提供到电平移位器358及359。 因此，在此实例中，虽然电力接通复位354通常为串行接口 332的一部分，但当数字控制接 口处于GPI0接口模式中时电力接通复位354可充当GPI0接口的一部分。类似地，在此实 例中，虽然组合逻辑块356以及电平移位器358及359通常为GPI0接口 333的一部分，但 当数字控制接口 331处于串行接口模式中时组合逻辑块356以及电平移位器358及359中 的一者或一者以上可操作以帮助提供串行接口。
[0550] 电力接通复位354可以硬件、软件或所述两者的组合实施。此外，电力接通复位 354可经配置以促进将串行接口核心349复位。在一些实施例中，电力接通复位354可用 作反转延迟函数。所述反转延迟函数经配置以在将数字控制接口 331配置为串行接口时提 供用于将与串行接口核心349相关联的一个或一个以上逻辑块及/或一个或一个以上寄存 器设定为已知条件或值的充足时间。虽然在一些情形中时间的长度可为应用特定的，但在 其它情形中时间的长度可基于硬件设计及/或实施方案的特性。举例来说，所需时间量可 取决于时钟频率、逻辑组件的大小、直接或间接地连接到数字控制接口的组件的类型等。此 夕卜，当初始化串行接口核心349或使串行接口核心349脱离复位状态时，将逻辑块及/或寄 存器设定为已知值可发生。
[0551] 在一些实施方案中，电力接通复位354可经配置以将选择信号提供到组合逻辑块 356。举例来说，假设数字控制接口 331经配置以在VI0引脚351接收到逻辑低信号时操作 为GPI0接口且在VI0引脚351接收到逻辑高信号时操作为串行接口。继续此实例，当VI0 引脚351接收到逻辑低信号时，由电力接通复位354提供的选择信号可致使组合逻辑块356 将基于到数据/启用引脚353及时钟/模式引脚352的输入的信号分别输出到启用电平移 位器358及模式电平移位器359。例如，组合逻辑块356可将从时钟/模式引脚352及数据 /启用引脚353接收的信号解码且将所述经解码信号提供到启用电平移位器358及模式电 平移位器359。
[0552] 如果在此实例中VI0引脚351接收到逻辑高信号而非逻辑低信号，那么由电力接 通复位354提供的选择信号可致使组合逻辑块356将基于从串行接口核心349接收的信号 的信号输出到启用电平移位器358及模式电平移位器359。在特定实施例中，组合逻辑块 356可在将从数据/启用引脚353及时钟/模式引脚352或串行接口核心349接收的信号 输出到电平移位器358及359之前延迟或以其它方式修改所述信号。
[0553] 在一些情形中，电力接通复位354可经配置以将电平移位器357中的一者或一者 以上置于默认或复位状态中。举例来说，当串行接口核心349处于复位状态中时，此可发 生。在一些设计中，电力接通复位354可连接到与经配置以在GPI0接口模式期间为高的每 一电平移位器相关联的默认高引脚且连接到与经配置以在GPI0接口模式期间为低的每一 电平移位器相关联的默认低引脚。在一些实施方案中，将电平移位器357设定到默认状态 中可致使电平移位器357基于由默认引脚361提供的默认输入信号而输出值。虽然将默认 引脚361图解说明为接收默认输入信号，但在若干个实施例中，默认引脚361系结到默认高 及默认低输入中的一者。因此，在一些情形中，默认值可为预配置的，而在其它情形中，默认 值可为应用特定的且可基于数字控制接口 331或功率放大器模块的配置或操作而变化。在 一些设计中，每一电平移位器357可与不同默认值或信号相关联是可能的。或者，每一电平 移位器357可与同一默认值或信号相关联。
[0554] 可通过Vcc引脚363给电平移位器357中的每一者供电。在一些实施方案中，每 一电平移位器357可分别连接到电源。或者，单个电平移位器357可直接或间接地连接到 电源，且其余电平移位器357可通过到电平移位器357的连接或连接到电源的其它组件而 获得电力。此外，电平移位器358及359可以类似方式各自连接到电源，或可连接到电平移 位器或者可将电力提供到电平移位器358及359的其它组件。在特定实施例中，电平移位 器357、358及359经配置以调整所接收信号的电压电平且输出经修改信号。虽然未如此限 制，但电平移位器357、358及359可调整所接收信号的电压电平以大致匹配在Vcc引脚363 处施加的电压。
[0555] 在一些实施方案中，上文关于电力接通复位278所描述的实施例中的一些或所有 实施例可应用于电力接通复位354。类似地，在一些实施方案中，上文关于电平移位器284 所描述的实施例中的一些或所有实施例可应用于电平移位器357。此外，在一些实施方案 中，上文关于电平移位器282及283所描述的实施例中的一些或所有实施例可分别应用于 电平移位器358及359。另外，上文参考上文图20关于电平移位器291所描述的实施例中 的一些或所有实施例可应用于图23中的本文所展示的电平移位器357、358及359。
[0556] 串行接口核心349通常可包含启用串行接口核心以提供串行接口的电路或逻辑。 在一些实施例中，串行接口核心349可包含RFFE核心（例如，RFFE核心273)。此外，在一 些例子中，串行接口核心349可包含上文关于RFFE核心273所描述的实施例中的一些或所 有实施例。
[0557] 如同RFFE核心273,串行接口核心349可包含一组寄存器（未展示）。在特定情 形中，可将所述组寄存器设定为未知值。举例来说，当第一次给无线装置326供电时，可将 所述组寄存器设定为未知值。作为第二实例，在其中VI0引脚351用作串行接口核心349 的电源及串行接口模式与GPI0接口模式之间的模式选择器两者的实施方案中，可在数字 控制接口 331第一次从GPI0接口转变到串行接口时将所述组寄存器设定为未知值。为确 保在最初给串行接口核心349供电或使所述串行接口核心脱离复位状态时将寄存器设定 为已知值，串行接口核心349可经配置以将所述组寄存器中的每一者的值设定为由一组捆 绑默认362提供的值。在特定实施方案中，捆绑默认286(图19)可等效于提供到默认引脚 361的值。
[0558] 在特定实施例中，串行接口核心349可经配置以从时钟/模式引脚352接收时钟 信号。此时钟信号可基于串行接口核心349的实施方案而设定为任何频率或信号形状。在 一些实施方案中，所述时钟信号可为具有26MHz或26MHz以下的频率的方形波。此外，串行 接口核心349的数据接口可为双向的。因此，串行接口核心349可在串行接口核心349的 数据输入处从数据/启用引脚388接收数据。类似地，串行接口核心349可将数据从串行 接口核心349的数据输出提供到数据/启用引脚353。如图23中所图解说明，通过缓冲器 368及369,可缓冲数据输入及数据输出两者。在一些实施例中，所述缓冲器可为三态缓冲 器。此外，串行接口核心349的输出启用可经配置以控制缓冲器368及369以启用数据输 出及数据输入两者以共享去往及来自数据/启用引脚353的同一线。因此，在一些实例中， 当从串行接口核心349读取数据时，缓冲器368启用数据流，而缓冲器369阻止数据流或被 设定为高阻抗。类似地，在一些实例中，当将数据写入到串行接口核心349时，缓冲器369 启用数据流，而缓冲器368阻止数据流或被设定为高阻抗。
[0559] 组合逻辑块356通常包含致使数字控制接口 331将启用信号及模式信号分别提供 到启用电平移位器358及模式电平移位器359的任何逻辑。在一些实施例中，组合逻辑块 356包含启用信号的解码的逻辑。组合逻辑块356可接着将经解码信号提供到电平移位器 358及359中的一者或两者。在一些例子中，此实施例的组合逻辑块356可包含上文关于上 文在图19中展示的组合逻辑块279所描述的实施例中的一些或所有实施例。
[0560] 在一些实施方案中，数字控制接口 331可执行上文关于图21所描述的过程301。 在此些实施方案中，代替地，可由串行接口核心349执行与RFFE核心相关联的操作。举例 来说，框311可包含将串行接口核心349置于复位模式中。作为第二实例，框321可包含将 与串行接口核心349的寄存器相关联的串行接口寄存器值或信号提供到串行接口电平移 位器357。
[0561]G.鉬合逻辑块
[0562] 图24图解说明图23中展示且根据本发明的方面实施的组合逻辑块356的实施例 的其它细节。如上文所描述，组合逻辑块356可经配置以将启用信号及模式信号分别输出 到电平移位器358及359。此外，组合逻辑块356包含确定启用及模式信号是基于从串行接 口核心349接收的输入还是从时钟/模式引脚352及数据/启用引脚353接收的输入的逻 辑。在一些情形中，当数字控制接口 331正操作为GPI0接口时，启用信号及模式信号可基 于经由从时钟/模式引脚352及数据/启用引脚353接收输入信号的额外逻辑或装置（未 展示）接收的输入。类似地，在一些情形中，当数字控制接口 331正操作为串行接口时，启 用信号及模式信号可基于经由从串行接口核心349接收信号的额外逻辑或装置（未展示） 接收的输入。在一些情形中，所述额外逻辑或装置可在将所述信号提供到组合逻辑块356 之前处理所述信号。
[0563] 如图24中所图解说明，组合逻辑块356包含多路复用器378及多路复用器379。 多路复用器378可将启用信号提供到启用电平移位器358且多路复用器379可将模式信号 提供到模式电平移位器359。所述多路复用器中的每一者可由从复位输入377接收到组合 逻辑块356的复位信号控制。如上文所描述，所述复位信号可从电力接通复位354接收，且 在一些情形中，可为从VI0引脚351接收的信号的反转版本。
[0564] 如先前所描述，在一些实施例中，当在复位输入377处接收到组合逻辑块356的复 位信号为逻辑高或'1'时，数字控制接口 331操作为GPI0接口。在此些情形中，多路复用 器378输出在数据/启用输入376处接收的信号，且多路复用器379输出在时钟/模式输 入374处接收的信号。如通过小方形所图解说明，在一些情形中，在不具有任何介入逻辑或 组件的情况下，可分别从数据/启用引脚353及时钟/模式引脚352接收到数据/启用输 入376及时钟/模式输入374的输入。在其它实施例中，引脚352与引脚353 (图23)之间 及输入374与输入376之间可分别存在额外逻辑。
[0565] 在一些实施例中，组合逻辑块356可包含在数据/启用输入376与多路复用器378 之间的"与"门381及/或在时钟/模式输入374与多路复用器379之间的"与"门382。 虽然一些实施例包含"与"门，但由于在选择数据/启用输入376及时钟/模式输入374的 输入时复位输入377为逻辑高，因此所述多路复用器的输出不改变。在特定实施例中，"与" 门经包含以减小或消除由信号的频率及/或信号路径彼此的接近所致使的数字噪声。所述 数据及时钟信号在一些情形中可为高速数字信号，所述高速数字信号在一些实施方案中可 快达26MHz。在其它情形中，所述信号可比26MHZ快或慢且可为应用相依的。可使用所述 "与"门来限制以信号的速率双态切换的节点的数目，借此限制可使与组合逻辑块356通信 的一个或一个以上装置（例如，功率放大器控制器329、功率放大器328等）的RF性能方面 降级的时钟能量的量。在一些情形中，"与"门可引入使得一个或一个以上信号能够同步化 的延迟。在特定实施例中，"与"门可为任选的。
[0566] 虽然图24的组合逻辑块356包含"与"门，但对组合逻辑块356来说，除"与"门 381及382之外或替代所述"与"门，还可能包含其它类型的逻辑。举例来说，组合逻辑块 356可分别在输入376与输入374之间及多路复用器378与多路复用器379之间包含一个 或一个以上"与"门、"与非"门、反向器、"或"门、"或非"门或"异或"门。
[0567] 当在复位输入377处接收到组合逻辑块356的复位信号为逻辑低或'0'时，数字 控制接口 331操作为串行接口。在此些情形中，多路复用器378输出在串行启用输入372 处接收的信号，且多路复用器379输出在串行模式输入373处接收的信号。
[0568] 虽然图24未图解说明除先前已描述之外的任何额外逻辑，但在一些实施方案中， 组合逻辑块356可包含额外逻辑组件。举例来说，可包含额外门以减小噪声、延迟信号的时 序或存储先前信号。
[0569] H.第三数字控制接口
[0570] 接下来参考图25,其展示如根据本发明的其它方面实施的此处参考为数字控制接 口 383的数字控制接口的另一实施例。在一些情形中，数字控制接口 383可替代无线装置 326 (图22中所图解说明）的数字控制接口 331 (图23中所图解说明）。在一些实施方案 中，上文关于数字控制接口 253、数字控制接口 272及数字控制接口 331所描述的实施例中 的一些或所有实施例可应用于当前数字控制接口 383。为简化论述，下文未复述数字控制接 口 331与数字控制接口 383之间共用的元件。
[0571] 有利地，在特定实施例中，数字控制接口 383可在配置为GPI0接口时支持三种模 式。在一些情形中，通过启用数字控制接口 383以在配置为GPI0接口时支持三种模式，数 字控制接口 383能够支持比使用单独模式及启用引脚的信号控制接口多的功率放大器模 式。此外，在一些情形中，可在不添加额外引脚输入且不扩展数字控制接口的封装大小的情 况下支持额外模式。在一些实施方案中，可通过用提供第二模式输入的引脚替代数字控制 接口 331的数据/启用引脚353及通过修改组合逻辑块356以将第四可用模式解释为未启 用信号而实现这些优点。
[0572] 如图25中所图解说明，数字控制接口 383可包含时钟/模式0引脚384及数据/ 模式1引脚386。引脚384及386可分别以类似于数字控制接口 331的引脚352及353的 方式配置。然而，当数字控制接口 383配置为GPI0接口时，时钟/模式0引脚384可将第 一模式信号提供到组合逻辑块388且时钟/模式1引脚386可将第二模式信号提供到组合 逻辑块388。
[0573]GPI0接口 387可包含两个模式电平移位器，模式0电平移位器389及模式1电平 移位器391。当由启用电平移位器358输出的信号指示应启用功率放大器328 (图22)时， 由两个模式电平移位器输出的信号可由功率放大器控制器329用以设定由功率放大器328 接收的信号的放大电平。在一些实施例中，无论启用电平移位器358的输出如何，均启用功 率放大器328。在一些此类情形中，可由功率放大器控制器329使用启用电平移位器358 的输出来基于两个模式电平移位器389及391的输出而确定是否调整功率放大器328的模 式。
[0574] 如下文将关于图26更详细地描述，供应到启用电平移位器358的信号可基于在模 式引脚384及386处接收的信号。此外，在一些情形中，串行接口核心349可将三个信号连 接提供到组合逻辑块388,如图25中所图解说明。在其它情形中，串行接口核心349可将较 多或较少信号线提供到组合逻辑块388。在此些情形中，所述信号线可使用一个或一个以上 逻辑块且至少部分地基于从组合逻辑块388接收输出信号的电平移位器的数目组合或分 解。
[0575] I.第二纟目合逻辑块
[0576] 图26图解说明可根据本发明的又一些方面实施的此处指定为组合逻辑块388的 当前组合逻辑块的替代实施例。在一些实施例中，组合逻辑块388可包含如先前关于组合 逻辑块356所描述的特性或特征中的一些或所有特性或特征。
[0577] 类似于组合逻辑块356,组合逻辑块388包含确定启用及模式信号是基于从串行 接口核心349接收的输入还是从时钟/模式0引脚384及数据/模式1引脚386接收的输 入的逻辑。在一些情形中，当数字控制接口 383正操作为GPI0接口时，启用信号以及模式 〇及模式1信号可基于经由从时钟/模式〇引脚384及数据/模式1引脚386接收输入信 号的额外逻辑或装置（未展示）接收的输入。类似地，在一些情形中，当数字控制接口 383 正操作为串行接口时，启用信号以及模式〇及模式1信号可基于经由从串行接口核心349 接收信号的额外逻辑或装置（未展示）接收的输入。在一些情形中，所述额外逻辑或装置 可在将所述信号提供到组合逻辑块388之前处理所述信号。
[0578] 如图26中所图解说明，组合逻辑块388包含三个多路复用器。多路复用器401可 将启用信号提供到启用电平移位器358。当数字控制接口 383配置为串行接口时，多路复用 器401输出经由串行启用输入396从串行接口核心349接收的启用信号。当数字控制接口 383配置为GPI0接口时，多路复用器401输出基于从时钟/模式0输入393及数据/模式 1输入394接收的信号的逻辑"或"的启用信号。可经由图26中所图解说明的"或"门407 获得逻辑"或"。然而，其它逻辑等效物是可能的，例如通过使用"或非"门及反向器。
[0579] 多路复用器402可将第一模式信号或模式0信号提供到模式0电平移位器389。 类似地，多路复用器403可将第二模式信号或模式1信号提供到模式1电平移位器391。当 数字控制接口 383配置为串行接口时，多路复用器402输出经由串行模式0输入397从串 行接口核心349接收的模式0信号。同样地，当数字控制接口 383配置为串行接口时，多路 复用器403输出经由串行模式1输入398从串行接口核心349接收的模式1信号。
[0580] 当数字控制接口 383配置为GPI0接口时，多路复用器402输出在时钟/模式0输 入393处接收的信号及在复位输入399处接收的复位信号的逻辑"与"。类似地，当数字控 制接口 383配置为GPI0接口时，多路复用器403输出在数据/模式1输入394处接收的信 号及在复位输入399处接收的复位信号的逻辑"与"。可通过"与"门404及406获得逻辑 "与"。然而，其它逻辑等效物是可能的，例如通过使用"与非"门及反向器。如先前关于图 24所描述，"与"门404及406的使用可减小或消除数字噪声。
[0581] 所述多路复用器中的每一者可由从复位输入399接收的复位信号控制。换句话 说，提供到所述多路复用器的选择信号可为复位信号。如上文所描述，复位信号可从电力接 通复位354接收，且在一些情形中可为从VI0引脚351接收的信号的反转版本。当复位信 号为逻辑' 1'时，数字控制接口 383配置为GPI0接口，且多路复用器输出如上文针对GPI0 接口模式所描述的信号。当复位信号为逻辑'〇'时，数字控制接口 383配置为串行接口，且 多路复用器输出如上文针对串行接口模式所描述的GPI0信号。
[0582] 如先前所描述，使用组合逻辑388的数字控制接口 383可通过使用模式0引脚384 及模式1引脚386的值来确定是代替地输出启用信号还是将单独引脚专用于启用控制信号 而将三种不同模式提供到功率放大器控制器329及/或功率放大器328。当选择所述三种 经配置模式中的一者时，组合逻辑块388经配置以输出启用信号。当选择第四模式时，组 合逻辑块388经配置以输出未启用信号。下文所呈现的表1图解说明在数字控制接口 383 配置为GPI0接口时基于模式引脚的值的组合逻辑块388到电平移位器的输出的一个非限 制性实例。表1的模式设定对应于基于模式0信号及模式1信号分别到模式0电平移位器389及模式1电平移位器391的输出的功率放大器控制器329的设定。
[0583] 表 1
[0584]

【权利要求】
1. 一种功率放大器模块，其包括： 功率放大器，其包含砷化镓GaAs双极晶体管，所述GaAs双极晶体管具有集极、邻接所 述集极的基极及射极，所述集极在与所述基极的结处具有至少约3X1016cnT3的掺杂浓度， 所述集极还具有其中掺杂浓度远离所述基极增加的至少第一分级；及 RF发射线，其由所述功率放大器驱动，所述RF发射线包含导电层及所述导电层上的表 面处理镀层，所述表面处理镀层包含金层、接近所述金层的钯层及接近所述钯层的扩散势 垒层，所述扩散势垒层包含镍且具有小于约镍在0. 9GHz下的集肤深度的厚度。
2. 根据权利要求1所述的功率放大器模块，其进一步包括输出匹配网络，所述输出匹 配网络具有：第一终止电路，其经配置以匹配所述功率放大器的输出的基本频率；及第二 终止电路，其经配置而以所述功率放大器的所述输出的谐波的相位终止，所述第一终止电 路包含所述RF发射线的至少一部分。
3. 根据权利要求1所述的功率放大器模块，其中所述功率放大器包含于具有氮化钽终 止的穿晶片通孔的功率放大器裸片上。
4. 根据权利要求3所述的功率放大器模块，其中所述功率放大器裸片进一步包含： GaAs衬底；金层，其安置于所述GaAs衬底的第一侧上；及铜层，其安置于所述GaAs衬底的 与所述第一侧相对的第二侧上，所述氮化钽终止的穿晶片通孔经配置以将所述金层电连接 到所述铜层。
5. 根据权利要求4所述的功率放大器模块，其中所述功率放大器裸片进一步包含氮化 钽终止区域，所述氮化钽终止区域经配置以环绕所述铜层与所述金层之间的界面的至少一 部分以便抑制来自所述铜层的铜到所述GaAs衬底中的扩散。
6. 根据权利要求1所述的功率放大器模块，其中所述GaAs双极晶体管为包含于功率放 大器裸片上的异质结双极晶体管HBT，所述功率放大器裸片进一步包含由至少一个HBT层 形成的电阻器。
7. 根据权利要求1所述的功率放大器模块，其进一步包括：线接合，其与所述RF发射 线的所述金层接触；至少一个边缘，其邻近所述线接合；及至少一个侧壁，其邻近所述至少 一个边缘，所述至少一个侧壁不含所述RF发射线的所述镍层、所述RF发射线的所述钯层及 所述RF发射线的所述金层。
8. 根据权利要求1所述的功率放大器模块，其进一步包括： 双模式控制接口，其具有经配置以提供串行接口的前端核心； 电压输入/输出VIO引脚，其经配置以接收VIO信号，所述VIO信号确定所述前端核心 的操作模式是否被设定为作用状态与非作用状态中的一者，所述双模式控制接口经配置以 在所述前端核心被设定为所述非作用状态时提供通用输入/输出GPIO接口； 组合逻辑块，其经配置以将启用信号及模式信号分别提供到启用电平移位器及模式电 平移位器；及 电力接通复位，其经配置以基于所述VIO信号而选择所述启用信号及所述模式信号以 分别提供到所述启用电平移位器及所述模式电平移位器。
9. 根据权利要求1所述的功率放大器模块，其进一步包括RF隔离结构，所述RF隔离结 构包含沿所述功率放大器模块的外围安置的线接合。
10. -种功率放大器模块，其包括： 功率放大器，其经配置以接收RF输入信号且产生经放大RF输出信号，所述功率放大器 包含GaAs双极晶体管，所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极，所述 集极在与所述基极的结处具有至少约3X1016cnT3的掺杂浓度，所述集极还具有其中掺杂浓 度远离所述基极增加的至少第一分级；及 输出匹配网络，其包含：第一终止电路，其经配置以匹配所述经放大RF输出信号的基 本频率的阻抗；及第二终止电路，其与所述第一终止电路分离，所述第二终止电路经配置而 以对应于所述经放大RF输出信号的谐波频率的相位终止。
11. 根据权利要求10所述的功率放大器模块，其中所述功率放大器驱动具有扩散势垒 层的RF发射线，所述扩散势垒层包含镍且具有小于约0. 5 y m的厚度。
12. 根据权利要求11所述的功率放大器模块，其中线接合将所述功率放大器的输出电 连接到所述RF发射线，所述线接合包含于所述第一终止电路中。
13. 根据权利要求11所述的功率放大器模块，其进一步包括双模式控制接口，所述双 模式控制接口经配置以在单个裸片上提供射频前端RFFE串行接口及三模式通用输入/输 出GPIO接口两者。
14. 根据权利要求11所述的功率放大器模块，其进一步包括RF隔离结构，所述RF隔离 结构包含沿所述功率放大器模块的外围安置的线接合。
15. -种功率放大器模块，其包括： 功率放大器，其经配置以接收RF输入信号且产生经放大RF信号； RF发射线，其经配置以传播所述经放大RF信号，所述RF发射线包含：金层，其经配置 以接收所述经放大RF信号；钯层，其接近所述金层；及扩散势垒层，其接近所述钯层；及导 电层，其接近所述扩散势垒层，所述扩散势垒层包含镍且具有小于约镍在0. 45GHz下的集 肤深度的厚度； 第一终止电路，其经配置以匹配所述经放大RF信号的基本频率的阻抗，所述第一终止 电路包含所述RF发射线的至少一部分；及 第二终止电路，其与所述第一终止电路分离，所述第二终止电路经配置而以对应于所 述经放大RF信号的谐波频率的相位终止，所述功率放大器借助于至少一个线接合电耦合 到第一终止电路且所述功率放大器借助于不同于所述第一终止电路的数目个线接合电耦 合到所述第二终止电路。
16. 根据权利要求15所述的功率放大器模块，其中所述功率放大器包含GaAs双极晶体 管，所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极，所述集极在与所述基极 的结处具有至少约3X1016cnT3的掺杂浓度，所述集极还具有其中掺杂浓度远离所述基极增 加的至少第一分级。
17. 根据权利要求15所述的功率放大器模块，其进一步包括双模式控制接口，所述双 模式控制接口经配置以在单个裸片上提供射频前端RFFE串行接口及通用输入/输出GPIO 接口两者。
18. 根据权利要求15所述的功率放大器模块，其进一步包括RF隔离结构，所述RF隔离 结构包含沿所述功率放大器模块的外围安置的线接合。
19. 一种功率放大器模块，其包括： 衬底，其经配置以接纳多个组件，所述衬底在其上包含RF发射线，所述RF发射线包含 导电层及所述导电层上的表面处理镀层，所述表面处理镀层包含金层、接近所述金层的钯 层及接近所述钯层的扩散势垒层，所述扩散势垒层包含镍且具有小于镍在约0. 45GHz的频 率下的集肤深度的厚度； 第一裸片，其耦合到所述衬底，所述第一裸片包含具有电连接到所述RF发射线的所述 金层的输出的功率放大器，所述第一裸片进一步包含具有取决于所述第一裸片的一个或一 个以上条件的性质的无源组件；及 第二裸片，其耦合到所述衬底，所述第二裸片包含偏置产生电路，所述偏置产生电路经 配置以至少部分地基于所述第一裸片的所述无源组件的所述性质的指示符而产生偏置信 号。
20. 根据权利要求19所述的功率放大器模块，其进一步包括输出匹配网络，所述输出 匹配网络具有：第一终止电路，其经配置以匹配所述功率放大器的所述输出的基本频率； 及第二终止电路，其经配置而以所述功率放大器的所述输出的谐波的相位终止，所述第一 终止电路包含所述RF发射线的至少一部分。
21. 根据权利要求19所述的功率放大器模块，其中所述第一裸片具有氮化钽终止的穿 晶片通孔。
22. 根据权利要求19所述的功率放大器模块，其中所述第一裸片包含HBT装置及由至 少一个HBT层形成的电阻器。
23. 根据权利要求19所述的功率放大器模块，其进一步包括RF隔离结构，所述RF隔离 结构包含所述衬底中的围绕所述功率放大器安置的多个通孔及沿所述功率放大器模块的 外围安置的线接合，所述多个通孔在所述功率放大器模块的第一区域中具有比所述功率放 大器模块的第二区域高的密度，所述第一区域与比所述第二区域高的电磁干扰相关联。
24. -种功率放大器模块，其包括： 衬底，其经配置以接纳多个组件，所述衬底具有表面处理镀层，所述表面处理镀层包含 金层、接近所述金层的钯层及接近所述钯层的扩散势垒层，所述扩散势垒层包含镍且具有 小于约镍在0. 45GHz下的集肤深度的厚度； 功率放大器裸片，其包含功率放大器及至少一个氮化钽终止的穿晶片通孔，所述功率 放大器经配置以接收RF输入信号且产生经放大RF信号；及 终止电路，其经配置而以所述经放大RF信号的谐波的相位终止，所述终止电路包含经 配置以将所述功率放大器的输出电耦合到所述表面处理镀层的所述金层的至少一个线接 合。
25. 根据权利要求24所述的功率放大器模块，其中所述功率放大器裸片包含：裸片上 无源组件；第一引线，其电连接到所述裸片上无源组件；及第二引线，其经配置以接收所述 经放大RF信号。
26. 根据权利要求25所述的功率放大器模块，其中所述表面处理镀层的第一部分电连 接到所述第一引线且所述表面处理镀层的第二部分电连接到所述第二引线以借此引导来 自所述表面处理镀层的所述第一部分的电流。
27. 根据权利要求24所述的功率放大器模块，其中所述功率放大器裸片包含异质结双 极晶体管及包含异质结双极材料层的电阻器。
28. 根据权利要求24所述的功率放大器模块，其中所述功率放大器包含GaAs双极晶体 管，所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极，所述集极在与所述基极 的结处具有至少约3X 1016cnT3的掺杂浓度，所述集极还具有其中掺杂浓度远离所述基极增 加的至少第一分级。
29.根据权利要求24所述的功率放大器模块，其进一步包括： 双模式控制接口，其具有经配置以提供串行接口的前端核心； 电压输入/输出VIO引脚，其经配置以接收VIO信号，所述VIO信号确定所述前端核心 的操作模式是否被设定为作用状态与非作用状态中的一者，所述双模式控制接口经配置以 在所述前端核心被设定为所述非作用状态时提供通用输入/输出GPIO接口； 组合逻辑块，其经配置以将启用信号及模式信号分别提供到启用电平移位器及模式电 平移位器；及 电力接通复位，其经配置以基于所述VIO信号而选择所述启用信号及所述模式信号以 分别提供到所述启用电平移位器及所述模式电平移位器。
【文档编号】H03F3/19GK104410373SQ201410509826
【公开日】2015年3月11日 申请日期:2013年6月13日 优先权日:2012年6月14日
【发明者】霍华德·E·陈, 亦凡·郭, 庭福·吴·黄, 迈赫兰·贾纳尼, 田·敏·古, 菲利浦·约翰·勒托拉, 安东尼·詹姆斯·洛比安可, 哈迪克·布潘达·莫迪, 黄·梦·阮, 马修·托马斯·奥扎拉斯, 山德拉·刘易斯·培帝威克, 马修·肖恩·里德, 詹斯·阿尔布雷希特·理吉, 大卫·史蒂芬·雷普利, 宏晓·邵, 宏·沈, 卫明·孙, 祥志·孙, 帕特里克·劳伦斯·韦尔奇, 小彼得·J·札帕帝, 章国豪 申请人:西凯渥资讯处理科技公司