共模反馈电路、对应信号处理电路和方法与流程

本说明书涉及电子电路。

一个或多个实施例可以应用于共模反馈电路以例如在差分放大器中使用。

背景技术：

运算放大器(运放)是模拟信号处理电路中有用和通用的构建块。

随着逐渐降低的电源电压，运放输出信号摆幅可能经历严重的限制。

增加输出摆幅的一个可能解决方案是采用全差分运放拓扑，其还改善电源噪声/干扰抑制。然而，全差分结构可以涉及额外的电路，即用于设置未由负差分反馈稳定的不同高阻抗节点处的共模电压的共模反馈(CMFB)电路。

技术实现要素：

仍感到需要用于例如在差分放大器中使用的改善的共模反馈电路。

一个或多个实施例具有提供这样的解决方案的目的。

根据一个或多个实施例，该目的的实现归功于具有在所附权利要求中阐述的特性的共模反馈电路。

一个或多个实施例可以涉及诸如运算放大器之类的对应(例如模拟)信号处理电路和对应方法。

权利要求是本文中关于一个或多个实施例提供的技术公开的组成部分。

一个或多个实施例可以提供共模反馈电路，其可以在高速全差分运算放大器中使用。

一个或多个实施例可以提供共模反馈电路，其可以实现快速和准确的共模回路。

一个或多个实施例可以诉诸于基于电流的方法，以代替基于电压的方法。

一个或多个实施例可以包括低阻抗电路节点(高频极点)，从而改善CMFB回路的相位容限。

附图说明

仅仅通过非限制性示例的方式，现在将参照附图描述一个或多个实施例，其中：

-图1是共模反馈电路的基本图；

-图2是图1的基本图的可能实施方式的示例；

-图3是示例实施例的电路图；

-图4是示例实施例的一般化电路图；

-图5至图7是示例实施例的进一步电路图；以及

-图8至图11是适于包括在实施例中的特征的部分电路图示例。

具体实施方式

在接下来的描述中，说明了各种具体细节，其目的在于提供对实施例的各种示例的深入理解。可以在没有具体细节中的一个或多个的情况下或者利用其它方法、部件、材料等来获得实施例。在其他情况下，未详细说明或描述已知结构、材料或操作，使得不会模糊实施例的各种方面。

在本说明书的框架中引用“实施例”或“一个实施例”旨在于指示联系实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，其可以存在于本说明书的各点的诸如“在实施例中”或“在一个实施例中”之类的短语不必要指同一个实施例。而且，特定构象、结构或特性可以在一个或多个实施例中以任何适当的方式进行组合。

通过非限制性示例的方式，前述内容适用于图8至图11所示的特征：尽管示出为可能适用于图3的电路拓扑，这些特征可以适用于本文中例示的其它电路拓扑中的任何一个。

本文中所用的标号仅为了方便而提供，并且因此不限定保护范围或者实施例的范围。在那方面，将理解的是，贯穿图相同或相似的实体将由相同的标号来指示，而不重复对每个图的对应描述。

图1是共模反馈(CMFB)电路的基本图，如例如在E.Sánchez-Sinencio和J.Silva-Martínez在2004IEEE International Symposium on Circuits and Systems(ISCAS 2004)中的“Design of continuous-time filters from 0.1Hz to 2.0GHz:Tutorial notes”中描述的那样。

在图中，Vin⁺和Vin^-表示(差分，即“正”和“负”)输入，而Vout⁺和Vout^-表示(差分)输出。图中不可见的负载可以连接到输出节点Vout⁺和Vout^-。

例如在误差放大器EA中，输出共模电压电平VCM通过共模检测器CMD进行感测，并且与参考电压VREF进行比较。来自误差放大器EA的所产生的误差信号然后被馈送到运放的偏压电路IBIAS，以便实现负反馈。

CMFB回路可以被设计为确保频率补偿和电路稳定性。这可以改进整体设计的复杂性、其功率消耗、以及硅面积的使用量。在常规CMFB方案中还可能使(主)差分路径的频率响应降级。

例如，如图2所示的那样，图1的电路布局的可能实施方式可以包括电阻器R1、R2的配对，作为执行共模电压检测(CMD)的示例方式。图2的图是宽带宽运放的示例，其依靠很简单的拓扑以便限制频率极点的数目。

除了结合图1已经引入的实体，图2的图示出具有高输出阻抗的差分跨导级10，其包括由输入电压端子Vin⁺和Vin^-驱动的(例如双极型)晶体管Q1、Q2的配对。差分跨导级10与包括四个晶体管(例如MOSFET)M1、M2、M3、M4的电流镜12耦合。

来自差分跨导级10的输出A、A’被施加到包括例如以射极跟随器配置的两个(例如双极型)晶体管Q3、Q4的高输出阻抗(例如非反相)增益级14。

参考VCC和VEE表示向电路提供功率馈送的电压电平；IT表示差分跨导级10的尾电流生成器，而I3和I4表示通过晶体管Q3和Q4的电流强度。

在图2中例示的可能实施方式中，差分增益的频率响应可以包括两个主要贡献：

-如由耦合到晶体管Q3和Q4的基极的电容CC1、CC2示意性地表示的高阻抗节点(A，A’)处的主导极点，

-如由耦合到输出电压端子Vout⁺和Vout^-的电容CL1、CL2示意性地表示的电容负载(B，B’)处的次级极点。

电容器CL1、CL2可以负面影响补偿，因为随着这些电容的值增加，相位容限变得越来越小。

频率响应还可以包括附加高频极点，相比于差分相位容限，其可以使CMFB相位容限(PM)降级。这些附加高频极点可以包括例如在电阻共模检测器的输出处的极点(在图2的节点C处的寄生电容)、以及误差放大器EA内的可能的进一步极点(例如对于涉及基于pnp或PMOS的误差放大器拓扑的低共模电压，这可能尤其如此)。

补偿电容器CC1-CC2可以向差分和CMFB回路两者提供足够的PM。对于给定的最小PM规范而言，差分回路增益可以被过度补偿(较低的带宽、较慢的时间响应)以确保对CMFB回路的所要求的PM。

因此，快速CMFB回路可以帮助避免对差分频率响应的限制。

E.Sánchez-Sinencio和J.Silva-Martínez(已经引用的)公开了适于提供更快的CMFB响应的回路架构，其中共模检测(电压平均)和与参考进行比较的功能以逆序(相比于图1的布置)执行。然而，这种解决方案涉及使用线性误差放大器，因为除了共模电压分量之外，可能大的差分信号被馈送到它们的输入。反过来，线性误差放大器可以增加整体电流消耗和/或硅面积占用。

US 5 933 056 A公开了目的在于通过利用“短”反馈路径来改善CMFB路径的频率响应的电路，其仍然遭受在共模检测器输出处的极点。

这可能与如下事实有关：这一布置实际上依靠电压比较，而不是依靠基于电流的方法。注意，相比于标准的基于电压的拓扑，电流模式电路可以得到改善的频率响应，因为它们通常引起低阻抗节点(即高频极点)。

使用电流模式方法从而可以有助于实现快速CMFB回路，如例如在US 6 362 682 B中例示的那样。在本文中描述的电路拓扑中，共模回路的反馈信号是流过电阻器的配对的电流的总和(平均)。

在高增益反馈回路中，反馈信号在稳态下趋向于零，使得在这样的条件下，电阻器两端的电压降也趋向于零，并且输出共模电压可以正确地跟踪参考输入(VREF)处的电压电平。然而，如例如在US 6 362 682 B中例示的实施方式可以遭受(例如在大信号差分激励下)非线性晶体管行为，非线性晶体管行为可以影响输出共模电压控制的准确性。

图3至图11是可以克服前述内容中概述的缺点的实施例的示例。

可以理解，图1和图2中引入的某些名称将贯穿图3至图11保持，而不重复对应描述。再次，负载(图中不可见的)可以连接到输出节点Vout⁺和Vout^-。

在图3的示例布局中，来自包括电阻器R1和R2的共模转换器的输出(例如两个电阻器R1和R2连接的点C)被馈送到比较器，比较器包括与包括晶体管M1至M8的共源共栅电流镜12、16耦合的(例如双极型)晶体管QA、QB的配对。

更具体地，在图3的示例实施例中，两个晶体管QA、QB(例如n-p-n双极型晶体管)的基极彼此连接，其中晶体管QB的集电极短接到它的基极。来自共模检测器CMD的输出(点C)被馈送到晶体管QA的发射极，而参考电压VREF施加到晶体管QB的发射极。通过晶体管QA、QB的(发射极-集电极)电流路径的电流强度——其对应于通过共源共栅电流镜12、16的支路M5-M7和M6–M8的电流强度——被表示为IA和IB。

共源共栅电流镜12、16(MOSFET M1至M8)从而可以产生从晶体管配对QA、QB的比较器(即从两个电阻器R1、R2的连接点C)到差分输入(跨导)级10的基于电流的反馈路径。

在如图3至图11中例示的一个或多个实施例中，名称“基于电流的”主要指的是：考虑到相比于参考VREF(例如经由晶体管对QA、QB)，在运放差分输出处(例如在点C处，经由电阻器R1、R2)感测的信号的性质。

也就是说，在如本文中例示的一个或多个实施例中，共模反馈回路可以包括转换器(例如电阻器R1、R2)，用于将差分输出端子Vout⁺、Vout^-处感测的共模电压电平VCM转换成馈送到包括例如QA、QB的比较器的电流信号。

在如本文中例示的一个或多个实施例中，所述的转换器从而可以包括电阻器R1、R2的配对，每个电阻器置于差分输出端子中的相应差分输出端子(例如针对电阻器R1的Vout⁺和针对电阻器R2的Vout^-)和比较器QA、QB之间。

在如本文中例示的一个或多个实施例中，转换器可以包括与QA的发射极耦合的电阻器R1、R2的公共点C。在如本文中例示的一个或多个实施例中，节点C处的电压实际上可以由VREF设置。

在图3的示例实施例中，反馈连接包括：

-从晶体管M5和M6(其中M5的漏极短接到它的栅极)的栅极到晶体管M1和M2的栅极的第一线路18a；以及

-从晶体管M7和M8(其中M7的漏极短接到它的栅极)的栅极到晶体管M3和M4的栅极的第二线路18b。

在一个或多个实施例中，通过示意性解释的方式，包括晶体管M1至M8的共源共栅电流镜可被视为包括：

-共源共栅电流镜的部分M5-M8，其由比较器QA、QB控制以便于产生反馈回路误差信号(例如线路18a、18b)，以及

-共源共栅电流镜的部分M1-M4，其控制包括例如晶体管对Q1、Q2的跨导输入级10，使得反馈回路误差信号作为电流反馈误差信号被注入到跨导输入级中。

在一个或多个实施例中，图3的示例电路的部件可以根据以下关系式来设计：

(IT/2IA)＝(W/L)1,2/(W/L)5＝(W/L)3,4/(W/L)7

IB/IA＝AeB/AeA＝(W/L)6/(W/L)5＝(W/L)8/(W/L)7

其中AeA和AeB分别是双极型晶体管QA和QB的发射极面积，而(W/L)i是第i个MOSFET Mi的形状因子，对于i＝1…8而言。

根据上面的后一关系式，可以使通过QA和QB的电流密度相等，这导致QA的基极-发射极电压VBEA等于QB的基极-发射极电压VBEB(为了简单起见，这里和下文中可以忽略基极电流)。

因此，节点C处的电压VC可以表达为：

VC＝VREF+VBEB-VBEA＝VREF

根据基尔霍夫电流定律，在节点C处：

IQA＝IA-[(Vout⁺-VC)]/R1,2-[(Vout^--VC)]/R1,2.

其中IQA是流过晶体管QA的电流(由于忽略基极电流，发射极和集电极电流被假设为大致相等)。

通过将输出共模电压VCM定义为(Vout⁺+Vout^-)/2，组合最后的三个关系式产生：

IQA＝IA-2(VCM-VREF)/R1,2.

因为包括晶体管M1、M2、M3、M4、M5和M7的级联的电流镜：

IM1＝IM2＝IQA.(W/L)1,2/(W/L)5＝IA.(W/L)1,2/(W/L)5–(2/R1,2).

[(W/L)1,2/(W/L)5].(VCM-VREF).

其中IM1和IM2分别是流过晶体管M1和M2的电流。

根据基尔霍夫电流定律，在节点A和A’处：

IT＝IM1+IM2＝2.IA.(W/L)1,2/(W/L)5–(4/R1,2).

[(W/L)1,2/(W/L)5].(VCM-VREF).

考虑到前述内容中的第一关系式，其最终给出：

VCM＝VREF.

这表明，在一个或多个实施例中，输出共模电压VCM可以成功地跟踪参考电压VREF。

通过可能的解释方式，如果VCM动态地增加，则通过电阻器R1和R2注入到节点C中的电流也将增加，从而降低IQA。这继而将减少IM1和IM2(即流过电流镜12中与差分跨导级10耦合的晶体管M1和M2的电流)，这将导致在节点A和A’处的电压电平的降低，即来自差分跨导级10的输出A、A’(高阻抗节点)的降低。这将使运放输出电压电平再次下跌，最终补偿VCM的初始增加。以相似(但反向)的方式，本文中例示的反馈回路将能够补偿运放输出共模电压的负变化。

如本文中例示的一个或多个实施例可以表现出至少两个优点。

首先，CMFB回路基于电流模式方法，其中流过电阻器R1和R2的电流确定实际反馈信号。电流模式电路表现出低阻抗节点，其带来频率响应中的高频极点，并且因此带来快速的CMFB回路。

其次，共模电压的控制的准确性可以是晶体管QA和QB(以及它们的基极-发射极电压)之间的匹配性的函数。即使在运放输出处递送大的差分摆幅，这些都不会暴露于大的信号操作条件，这促进VBE匹配，并且因此促进参考跟踪准确性。

在图4中，(差分跨导)输入级10和增益级14简单地由块来表示，从而突出将图2中例示的实施例的底层的原理应用于一个或多个实施例的可能性，其中

-差分跨导级10被实现为保存高输出阻抗水平的任何已知类型的差分跨导器，即不必要基于差分耦合Q1-Q2；

-包括回路补偿的增益级12被实现为保存高输入阻抗水平的任何已知类型的(例如非反相)增益级，不必要基于发射极跟随器Q3-Q4；以及

-共源共栅电流镜12、16被实现为保存高输出阻抗水平的任何已知类型的多输出电流镜126，具有朝向输入支路的电流增益k和朝向QB支路的电流增益h。

在如图4中例示的一个或多个实施例中，其中(通过采用前述内容中引入的相同符号)：

IT/2IA＝k

IB/IA＝AeB/AeA＝h

运放输出共模电压VC可以跟踪参考电压VREF，正如在图3中例示的情况下。

在一个或多个实施例中，图4中的电流生成器IT可以用于设置输入跨导级的共模电流(IT＝iO⁺+iO^–)，像图2中的输入级的尾电流那样。

将理解的是，贯穿本文中例示的实施例，这一电流生成器还可以称为VCC(代替VEE)，如在折叠式共源共栅输入差分跨导器的情况下。

图5的电路图是其中这里指示为126’的多输出电流镜的输出(代替在节点A-A’处注入)在输入差分跨导器10的尾节点处注入的一个或多个实施例的示例。这可以在具有降低的电源余量、具有保持的CMFB回路功能的那些实施例中是有利的。

在如图5中例示的一个或多个实施例中，其中(通过再次采用前述内容中引入的相同符号)：

IT＝kIA+2I1,2

IB/IA＝AeB/AeA＝h

运放输出共模电压VC将再次跟踪参考电压VREF。

图6的电路图是其中增益级14包括反相级而不是非反相级的一个或多个实施例的示例。

在这样的实施例中，CMFB回路拓扑可以被修改以便考虑所产生的信号反相，从而保持负回路增益。

例如，电流镜16’可以包括与晶体管QA和QB相关联的两条支路，分别流过电流强度iin和h·iin。

共模反馈路径可以进一步包括晶体管QA1、QA2，它们镜像晶体管QA，并且将相应电流注入到去向差分跨导器10的输出节点A-A’的电流路径I1和I2中。

在如图6中例示的一个或多个实施例中，其中(利用前述内容中引入的相同符号)：

AeB/AeA＝h

IB/IA＝AeB/(AeA+2AeA1,2)

I1,2＝IT/2+AeA1,2IA/(AeA+2AeA1,2)

运放输出共模电压VC将跟踪参考电压VREF。

图7的电路图是一个或多个实施例的示例，其中如在图6的情况下，增益级14可以再次包括反相级而不是非反相级。

在如图7中例示的一个或多个实施例中，共模反馈路径包括至少一个其它晶体管QC，其镜像晶体管QA，并且在输入差分跨导器10的尾节点处而不是在其输出节点A-A’处注入相应反馈电流信号(如在图5例示的那些实施例的情况下)。

在如图7中例示的一个或多个实施例中，其中(利用前述内容中引入的相同符号，并且其中AeC表示晶体管QC的发射极面积)：

AeB/AeA＝h

IB/IA＝AeB/(AeA+AeC)

2I1,2＝IT+AeCIA/(AeA+AeC)

运放输出共模电压VC将跟踪参考电压VREF。

本领域的技术人员将理解如图中例示的电路拓扑可以整体或部分地以互补配置来实现，例如通过使用p-n-p晶体管代替n-p-n晶体管并且反之亦然，或者pMOS晶体管代替nMOS并且反之亦然。情况特定的偏压电平兼容要求可以指示配置的选择。相似地，增益级14的反相或非反相性质可以指示例如将晶体管QA1、QA2、QC耦合到QB(代替如本文中例示的QA)。

图8至图11是其可以包括在前述内容中例示的电路拓扑中的任何电路拓扑中的某些特征的示例；也就是说，尽管示出为可能应用于图3的电路拓扑，但是这些特征可以应用于本文中例示的其它电路拓扑中的任何电路拓扑。还有，尽管为了简单起见分开示出，但是图8至图11中的特征可以彼此组合，并且从而共同存在于一个或多个实施例中。

例如，图8是在电流镜16和VEE之间添加(小的)启动电流ISU以便改善电路的开启性能的可能性的示例，例如像在常规的与绝对温度成比例(PTAT)的生成器中的那样，而不会明显影响电流消耗。

图9是向晶体管QA-QB添加β辅助电路(helper)MH、IH以改善它们的基极-发射极电压匹配性的可能性的示例。

图10是添加与参考电压VREF施加到的误差放大器EA的输入线路串联的电阻器R3的可能性的示例。

例如通过允许电阻器R1和R2两端的电压降(因为流过它们的非零残余电流)，这可以改善共模跟踪的准确性。这可以是(非常)小的电压降，其在先前分析中为了简单起见而已被忽略，并且对于更高的CMFB回路增益值，变得更低。

该误差源可以通过添加电阻器R3来补偿，使得：

R3＝(AeA/AeB).(R1,2/2)

最后，图10是用电阻器RB代替电流生成器IB的可能性的示例，使得可以允许参考输入VREF浮动，例如以便节点VREF可以自偏压在默认电压电平：

VREF(默认)＝(AeA/AeB).RBIA.

其中据此设置运放输出共模电压。

当然，在不损害实施例的底层原理的情况下，相对于本文中仅通过非限制性示例的方式说明的内容，构造细节和实施例可以变化，甚至大幅变化，而不会由此脱离保护范围。

保护范围由所附权利要求限定。