用于温度独立振荡器的设备及方法与流程

背景技术：

振荡器可被包含在集成电路中以通过提供选择周期的振荡信号来控制各种操作及电路的时序。例如，振荡器可被包含在存储器中以控制例如写入操作、读取操作、刷新操作等各种操作的时序。一些振荡器可基于它们的电路的电阻及电容特性来操作，例如rc振荡器。然而，这些振荡器可能会以非期望方式受到操作温度的影响。例如，振荡器的电阻、电流及电压特性可能会随温度变化而变化。这些变化的特性可能导致振荡信号周期的改变，这可能不利地影响主集成电路的操作。由于周期变化而产生的不利影响可能至少包含电路操作的功耗增加及非期望时序。

技术实现要素：

本文中揭示了用于温度独立振荡器电路的实例设备及方法。所述实例设备可包含脉冲产生器，其经配置以基于电容器充电及放电且进一步基于第一及第二参考电压来提供周期性脉冲。脉冲产生器可包含电容器、电阻器、二极管及比较器。所述电容器可耦合在所述第一参考电压与第一节点之间，且可经配置以响应于所述周期性脉冲而通过所述第一节点进行充电及放电。所述电阻器及二极管可串联耦合在第二节点与所述第二参考电压之间。所述比较器可耦合到所述第一及第二节点且经配置以基于所述第一及第二节点上的电压来提供所述周期性脉冲。所述周期性脉冲的周期可至少基于所述电阻器及电流。

另一实例设备可包含经配置以提供周期性脉冲信号的脉冲产生器。脉冲产生器可包含电流源、电容器、电阻器、二极管及比较器。所述电流源可经配置以提供恒定电流，且所述电容器可耦合在第一节点与第一参考电压之间且经配置以响应于所述周期性脉冲信号而充电及放电。所述电阻器及二极管可串联耦合在第二节点与第二参考电压源之间，且所述比较器可分别在第一输入及第二输入处耦合到所述第一节点及第二节点，且经配置以提供所述周期性脉冲信号，其中所述周期性脉冲信号的周期至少部分地基于所述电容器、所述电阻器及所述恒定电流。所述实例设备可进一步包含触发器，其耦合到所述脉冲信号产生器且经配置以基于所述周期性脉冲信号来提供周期性输出信号。

另一实例装设备可包含刷新时序电路及振荡器电路。所述刷新时序电路可经配置以基于振荡器信号的若干周期来提供刷新命令，且所述振荡器电路可耦合到所述刷新时序电路且经配置以提供具有周期的振荡器信号。所述振荡器电路可包含经配置以响应于脉冲信号而提供振荡器信号的触发器，及耦合到触发器且经配置以提供脉冲信号的脉冲产生器电路。脉冲产生器电路可至少包含电容器及比较器。所述电容器可耦合在第一节点与第一参考电压之间且经配置以响应于所述脉冲信号而充电及放电。所述比较器的第一输入可耦合到所述第一节点，第二输入耦合到第二参考电压，且输出耦合到所述触发器，且所述比较器的输出可提供所述脉冲信号。

附图说明

图1是根据本发明的实施例的包含刷新时序电路的设备的框图。

图2是根据本发明的实施例的振荡器电路的框图。

图3是根据本发明的实施例的振荡器电路的示意图。

图4是根据本发明的实施例的时序图。

图5说明了根据本发明的实施例的包含刷新时序电路的存储器。

具体实施方式

本文中揭示了用于温度独立振荡器电路的设备及方法。温度独立振荡器电路可能不太容易提供具有随温度变化而变化的周期的振荡信号。下文中陈述特定细节以提供对本发明的实施例的足够了解。然而，所属领域的技术人员将明白，可无需运用这些特定细节来实践本发明的实施例。此外，通过实例提供本文中所描述的本发明的特定实施例，且所述特定实施例不应用于将本发明的范围限制于这些特定实施例。在其它实例中，尚未详细展示众所周知的电路、控制信号、时序协议及软件操作以便避免不必要地使本发明模糊不清。

如所提及，振荡器电路可向集成电路上的其它电路提供期望周期的振荡信号，以控制它们相应操作的时序。操作的时序可能需要恒定不变的周期来使电路按预期操作。例如，存储器可周期性地执行一或多个操作以确保存储在其中的数据的有效性。例如，动态随机存取存储器(dram)可周期性地执行刷新操作以“刷新”所存储的数据，例如表示数据的存储电荷，因为dram是易失性的。刷新操作用于确保所存储的数据的有效性。

刷新操作的时序可基于提供期望周期的振荡信号的振荡器电路。基于振荡信号的周期或其导数，例如，可对一或多个存储器单元执行刷新操作。由于存储器单元的保持特性，可能具有其自身的特性周期的刷新操作可能随温度而改变。例如，在相对低温度下，存储器单元可具有更好的保持特性，这可允许刷新操作不太频繁地发生。相比之下，在相对高温度下，存储单元可具有较差的保持特性，这可能导致刷新操作更频繁地发生。因此，刷新操作的时序可能影响存储在存储单元中的数据的有效性。换句话说，连续刷新操作之间的周期可能会影响数据的有效性。

同样如所提及，常规振荡器可能具有一定的温度依赖性，例如，由振荡器提供的振荡信号的周期可能会随温度而改变。常规刷新时序电路可能能够在相对小的温度范围内吸收对振荡信号的此类改变，但是在其它温度范围内这样做时可能会遇到麻烦。例如，由于振荡信号周期的变化可能太大，刷新时序电路可能无法在极端温度(-6℃或更低以及90℃及更高)下补偿对振荡信号的改变。在低温极端情况下，常规振荡器电路的电流可能不期望地增加。电流的增加可能导致功率消耗的增加，且还会导致刷新操作的时序的增加，例如，刷新操作之间的周期可能降低。相比之下，在高温极端情况下，刷新操作的时序可能降低，例如，刷新操作之间的周期可能增加，这可能导致存储器单元没有按照期望经常刷新，且可能导致丢失数据。因此，可能需要具有温度独立的振荡器电路，例如具有零温度系数的振荡器电路。

图1是根据本发明的实施例的包含刷新时序电路100的设备的框图。实例设备可包含电子装置、智能电话、计算装置、可穿戴电子装置等。刷新时序电路100例如可被包含在存储器中，且可致使存储器的一或多个存储器单元被刷新。实例存储器包含例如dram等易失性存储器或需要周期性刷新操作来维持所存储的数据的其它存储器。刷新时序电路100可至少包含振荡器电路102及刷新电路104。振荡器电路102可向刷新电路104提供振荡信号oscillatorout。作为响应，刷新电路104可提供refreshcommand信号。

振荡器电路102可产生具有周期tosc的振荡信号oscillatorout。周期tosc可由振荡器电路102的至少电容及电阻特性来确定。振荡器电路102可包含一或多个晶体管，及一或多个电阻及电容组件。可选择组件中的一或多者来消除或降低对oscillatorout信号的温度影响。换句话说，振荡器电路102可经配置以包含组件且具有操作条件，使得振荡器电路102的温度系数可对oscillatorout信号的tocs的周期具有可忽略的影响或没有影响。例如，振荡器电路102可包含一或多个电阻器且提供一或多个参考电流，使得它们相应的温度系数可彼此偏移，这可导致振荡信号oscillatorout不具有或具有降低的温度依赖性。具有零温度系数可允许振荡器电路102提供oscillatorout信号，其具有不随温度变化(例如，温度独立)的周期tosc。

刷新电路104可至少基于从振荡器电路102接收的oscillatorout信号来提供refreshcommand。可周期性地提供refreshcommand使得refreshcommand可具有tref的周期。tref周期可基于tosc周期，或可为tosc周期的导数，且进一步基于主存储器的温度。由于存储器单元保持特性的温度依赖性，tref周期可随温度变化以试图确保所存储的数据不会丢失。通过接收具有与温度无关的周期的oscillatorout信号，刷新电路104可能能够在宽的温度范围内在期望时间提供refreshcommand信号。

图2是根据本发明的实施例的振荡器电路200的框图。振荡器电路200可为图1的振荡器电路102的实例。振荡器电路200可包含脉冲产生器电路202及触发器204，所述脉冲产生器电路202在本文中也可被称为脉冲产生器。脉冲产生器电路202可向触发器204提供pulseout信号。响应于接收到pulseout信号，触发器204可提供oscillatorout信号，其可为振荡器电路200的输出。oscillatorout信号的周期tosc可基于pulseout信号的周期。

脉冲产生器电路202可向触发器204提供pulseout。pulseout信号的周期tpu可基于包含在脉冲产生器电路202中的一或多个电路组件而为温度独立的。在一些实施例中，周期tpu可由脉冲产生器电路202的rc时间常数确定。虽然提供rc时间常数的单独组件可具有温度依赖性，例如它们相应的值随温度而变化，但是组件的组合可使得tpu可为温度独立的。例如，电阻组件可具有正温度系数，例如，元件的电阻值随温度的升高而增加，而例如由p-n结提供的电压电平可具有负温度系数，例如，电压电平随温度反向变化。在一些实施例中，双极结型晶体管的结可提供电压电平。在一些实施例中，n-mosp-n结可提供电压电平。此外，还可使用也可影响周期tpu的温度依赖性的电流电平来消除周期tpu的温度依赖性。因此，通过包含具有基本相等但相反的温度系数的组件，脉冲产生器电路202的温度系数可对oscillatorout信号的周期tpu没有或具有有限的影响。

触发器204可从脉冲产生器电路202接收pulseout信号且作为响应提供oscillatorout信号。例如，pulseout信号可在触发器204的时钟输入处被接收。在一些实施例中，触发器204可为上升边缘触发的触发器。oscillatorout信号可为例如具有周期tosc的方波，所述周期可由pulseout信号的周期tpu确定。在一些实施例中，oscillatorout信号的周期可等于pulseout信号的周期。oscillatorout信号可作为例如周期性参考信号被提供给刷新电路，例如图1的刷新电路104。

图3是根据本发明的实施例的振荡器电路300的示意图。振荡器电路300可为图1的振荡器电路102及/或图2的振荡器电路200的实例。振荡器电路300可提供周期为tosc的oscillatorout信号。振荡器电路300可包含脉冲产生器电路326及触发器324。脉冲产生器电路326可包含晶体管302、304、306、308及310、电容器314、电阻器312、316及318、二极管320及比较器322。在一些实施例中，晶体管302到308可为p沟道晶体管，而晶体管310可为n沟道晶体管。在其它实施例中，晶体管302到310可为不同类型的晶体管。周期tosc可至少由电容器314的电容、电阻器316、二极管320的p-n结电压及电流i来确定。

晶体管302可在源极处耦合到参考电压veq，且进一步经由电阻器312通过漏极耦合到参考电压vss。在一些实施例中，vss可为接地参考，且veq可为电源电压。例如，veq可为大约1.3伏特到1.4伏特。晶体管302可与耦合到栅极的漏极进行二极管耦合。晶体管302的栅极可进一步耦合到晶体管304及306的栅极。晶体管304可进一步在源极处耦合到参考电压veq，且在漏极处耦合到晶体管308的源极。晶体管306可在源极处耦合到参考电压veq，且进一步通过电阻器316在漏极处耦合到节点n2。晶体管302与电阻器312的组合可被配置为提供恒定电流i的电流源。此外，晶体管304及306可与晶体管302可通过将它们相应的栅极耦合来与形成电流镜。因此，恒定电流i可由晶体管304及306提供。

晶体管308可在源极处耦合到晶体管304的漏极，且在漏极处进一步耦合到节点n1。晶体管310可在漏极处耦合到节点n1，且在源极处耦合到参考电压vss。电容器314可耦合在节点n1与参考电压veq之间。节点n1可进一步耦合到比较器322的非反相输入。晶体管308及310的栅极可耦合在一起，且进一步耦合到比较器322的输出。取决于被施加到晶体管308及310的栅极的电压，恒定电流i可流过晶体管308而进入节点n1，因此其可流入电容器314。当恒定电流i流入节点n1时，电容器314可被充电。此外且还取决于被施加到晶体管308及310的栅极的电压，电流可从节点n1流向电压源vss，这可能导致电容器314放电。在一些实施例中，可期望以相对较快速率对电容器314进行放电，这可通过将晶体管310配置为相对较大来提供。

二极管320可经由电阻器318耦合到节点n2，且进一步耦合到电压源vss。在一些实施例中，二极管320可为双极结型晶体管(bjt)。在一些实施例中，二极管320可为n-mosp-n结二极管。电阻器318与二极管320的组合可向节点n2提供参考电压。

比较器322可具有反相输入及非反相输入，其中非反相输入耦合到节点n1且反相输入耦合到节点n2。比较器322的输出可耦合到晶体管308及310的栅极，且进一步耦合到触发器324的输入。比较器322可基于节点n1及n2上的相应电压来提供pulseout信号。pulseout信号可具有至少部分地基于电容器314、电阻器318、二极管320的结电压及恒定电流i的周期tpu。

触发器324的反相输出可耦合到数据输入。触发器324的反相输出也可提供oscillatorout信号。触发器324的时钟输入可耦合到比较器322的输出。oscillatorout信号可具有周期tosc，其可基于pulseout信号的周期tpu。在一些实施例中，例如，oscillatorout信号可被提供给刷新电路，例如图1的刷新电路104。

pulseout信号可分别基于节点n1及n2上的相对电压vn1及vn2。由于晶体管308及310的不同晶体管类型，pulseout信号可交替地启用及停用晶体管308及310。此外，电压vn2可为相对恒定的，而电压vn1可为时变的。电压vn2可由恒定电流i、电阻器318以及二极管320的结电压确定。在二极管320是bjt的实施例中，基极-发射极结电压可为二极管320的电压。由于电容器314的充电及放电，电压vn1可为时变的。电压vn1可例如具有锯齿形图案。此外，pulseout信号也可为时变的，且可形成周期tpu的周期性脉冲。当电压vn1及vn2相等时，脉冲可能发生。

在操作中，pulseout信号的电压电平可启用/停用晶体管308及310，这可能导致电容器314充电及放电。例如，当pulseout的电压电平为高时，晶体管308可被停用而晶体管310可被启用。因此，电流可能开始从节点nl流向电压源vss，这可能致使电容器314放电。相比之下，当pulseout的电压电平为低时，晶体管308可被启用而晶体管310可被停用。因此，电流i可流入节点n1，这可对电容器314进行充电。由于交替地启用及停用晶体管308及310，电压vn1可响应于电容器314的充电及放电而改变。因此，比较器322的反相输入可接收基于电容器314的充电及放电时间的时变输入电压。

如所提及，电压vn2可由恒定电流i、电阻器318及二极管320的结电压来确定。因为比较器322的反相输入可能不会从节点n2拉出任何电流，所以恒定电流i可流过电阻器316、电阻器318及二极管320。因此，电压vn2可由等式i*r3+vbe来描述。

pulseout信号的周期tpu可由脉冲产生器电路326的rc特性来确定。周期tpu可由以下等式确定：

tpu＝(c*v)/i(等式1)

其中c是电容器314的电容，v是节点n2处的电压，且i是恒定电流i。用上面展示的电压vn2替换v可导致以下结果：

tpu＝c*(r3+vbe/i)(等式2)

其中c与上文相同，r3是电阻器318的电阻，且vbe是二极管320的结电压，假设二极管320由bjt形成。

如上文所讨论，期望tpu不受脉冲产生器电路326的温度系数影响，例如，所述周期不随温度变化。然而，脉冲产生器电路326的组件中的一些可具有非零温度系数。例如，电阻器318可具有正温度系数，而结电压vbe及恒定电流i均可具有负温度系数。因此，基于等式2，电阻r3及电流i可经配置使得r3的温度系数与vbe/i彼此抵消。结果，周期tpu可能不受脉冲产生器电路326的组件的非零温度系数的影响。vbe也可影响周期tpu的温度系数，但是可基于可能影响及/或确定结电压vbe的制造材料及工艺的选择来假设给定的vbe。

图4是根据本发明的实施例的时序图400。时序图400可将电压vn1、vn2及信号pulseout及oscillatorout描绘为它们随时间变化。为了促进讨论，将参考图3讨论图4。如上文所讨论，电压vn2可为非时变的，且在一些实施例中可为相对较高的电压。例如，电压vn2可为大约0.8伏特到1.0伏特。

从时间t0到t1，pulseout可处于例如零的低电压，这可启用晶体管308并停用晶体管310。在晶体管308被启用且晶体管310被停用的情况下，电容器314可由于电流i而开始充电。对电容器314充电可致使电压vn1从零增加。因为电容器314，所以电压vnl可能因此上升。在从t0到t1的时间期间内，oscillatorout信号可能处于低电压。

在时间t1处，电压vn1可能达到电压vn2，这可能致使比较器322为pulseout信号提供高电压。当pulseout处于高电压时，晶体管308可被停用且晶体管310可被启用，这可致使电容器314快速放电到参考电压vss。此外，pulseout信号变为高可触发触发器324将其输出的电压电平变为高。因此，从时间t1到t2，oscillatorout信号可保持处于高电压电平。然而，由于电容器314的快速放电，pulseout信号可在时间t1处迅速回落到低电压。pulseout信号可被特征化为当电压vn1及vn2相等时发生的脉冲。

从时间t1到t2，刚刚讨论的电压变化序列可能重新出现，导致pulseout信号在时间t2处提供脉冲。此脉冲可能会致使oscillatorout信号变为低电压。因此，随着时间的延续，oscillatorout信号可提供周期tosc的周期性信号。

周期tosc可基于电压vn2以及电压vn1的电压升高速率。电压vn1的增加速率可基于电容器314及电流i。例如，在给定的电流i下，可使用大电容来提供更长的周期tosc，因为大电容需要更长的时间来将电压vn1充电到vn2的电平。相比之下，可使用较小的电容来提供较短的周期tosc，因为与大电容相比，小电容需要较少的时间对较小的电容充电。

图5说明了根据本发明的实施例的包含刷新时序电路的存储器500。存储器500包含存储器单元的阵列502，所述存储器单元可为例如易失性存储器单元(例如，dram存储器单元、sram存储器单元)或一些其它类型的存储器单元。存储器系统500包含命令解码器506，其命通过命令总线508接收存储器命令且在存储器系统500内产生对应的控制信号以实行各种存储器操作。命令解码器506对施加于命令总线508的存储器命令做出响应以对存储器阵列502执行各种操作。例如，命令解码器506用于产生内部控制信号以从阵列502读取数据及向存储器阵列502写入数据。行地址信号及列地址信号通过地址总线520施加到存储器系统500并提供给地址锁存器510。所述地址锁存器接着输出单独的列地址及单独的行地址。

所述行地址及所述列地址由地址锁存器510分别提供给行地址解码器522及列地址解码器528。列地址解码器528选择延伸穿过阵列502的对应于相应列地址的位线。所述行地址解码器522连接到激活阵列502中的对应于所接收的行地址的相应存储器单元行的字线驱动器524。对应于经接收的列地址的选定数据线(例如，位线或多个位线)耦合到读取/写入电路530以经由输入-输出数据总线540向数据输出缓冲器534提供读取数据。通过数据输入缓冲器544及存储器阵列读取/写入电路530将写入数据施加到存储器阵列502。

刷新时序电路550可被包含在存储器500中。刷新时序电路550可从命令解码器508接收一或多个控制信号，且作为响应可向行解码器522提供刷新命令。在一些实施例中，可在启动时提供控制信号，其可启用刷新时序电路500。一旦被启用，刷新时序电路550就可周期性地向行解码器522提供刷新命令。刷新命令的时序可基于刷新时序电路550的内部振荡器。例如，刷新时序电路550的内部振荡器可为图3的振荡器电路300。内部振荡器可提供零温度系数的周期tosc的振荡信号。

根据本发明实施例的存储器可用于各种电子装置中的任一者，包含但不限于计算系统、电子存储系统、相机、电话、无线装置、显示器、芯片集、机顶盒或游戏系统。

根据前文将明白，虽然本文中是出于说明目的描述了本发明的特定实施例，但是在不脱离本发明的精神及范围的情况下可作出各种修改。因此，除受所附权利要求书限制之外，本发明不受其它限制。