一种提高混合电阻电容型模数转换器动态性能的位循环方法与流程

本发明涉及一种新型的逐次逼近模数转换器(SAR ADC)位循环方法，直接应用的技术领域是微电子学与固体电子学领域的高精度模数转换器。

背景技术：

模数转换器将真实世界的模拟信号转换成数字信号，是一个滤波、采样保持和编码的过程，模数转换器已经广泛应用于各种片上系统中，不同的应用系统对模数转换器性能的要求不同,而模数转换器的性能对系统的稳定性、可靠性和持久性都有极大的影响。

模数转换器的性能指标通常从静态参数和动态参数两个方面进行阐述，静态参数主要包括失调(Offset)、失码(Missing Code)、单调性(Monotonicity)、增益误差(Gain Error)、微分非线性(DNL:Differential Nonlinearity)和积分非线性(INL:Integral Nonlinearity)等，动态参数包括信噪比(SNR：Signal-to-Noise Ratio)、信号噪声失真比(SNDR:Signal-to-Noise-and-Distortion Ratio)、总谐波失真(THD：Total Harmonic Distortion)、无杂散动态范围(SFDR:Spurious-Free Dynamic Range)以及有效精度(ENOB:Effective Number of Bits)等。模数转换器的动态性能与输入频率、输入信号幅度、电容匹配以及采样速率相关。

逐次逼近模数转换器有多种不同的类型，需根据系统需求来选择不同的结构。逐次逼近模数转换器主要分为二进制电容型、三电平二进制电容型、分段电容型和混合电阻电容型四种。N位传统二进制电容阵列以及三电平二进制电容阵列的单位电容个数随精度N呈指数增加，导致二进制电容阵列所占面积较大，限制了电容阵列的转换速度和精度，而分段电容型结构的电容阵列，通过插入耦合电容的方式来减小电容阵列面积并提高转换速度，分段电容型结构的优点是电容小、面积小、功耗低，但是分数型耦合电容引入了浮空节点并且增加了版图设计的复杂度，不容易实现高精度，在混和电阻电容结构中，采用电阻和电容两种元件，高位DAC和低位DAC分别由二进制电容阵列和电阻串构成，因此，总电容值比同等精度的二进制电容结构以及三电平二进制电容结构都小，有效减小了电容阵列的面积，面积变小，速度变快。混合电阻电容型的优点与传统二进制电容型和三电平二进制电容型一样，即没有浮空节点，线性度好，能提高模数转换器的静态特性，因此，混合电阻电容结构常用于高精度逐次逼近模数转换器中。

电容的匹配性是决定逐次逼近模数转换器动态性能的关键因素，尤其是在高精度应用中，逐次逼近模数转换器电容的匹配问题一直是具有挑战性的难题，这是由于受目前工艺条件限制，电容只能满足10位的匹配精度,不容易实现高精度，因此高精度逐次逼近模数转换器主要依赖于前台模拟校正和后台数字校正两种方法，文献[Z.Wang,R.Lin,E.Gordon,H.Lakdawala,L.Carley,J.Jensen,“An in-situ temperature-sensing interface based on a SAR ADC in 45nm LP digital CMOS for the frequency-temperature compensation of crystal oscillators”,IEEE ISSCC Dig.Tech.Papers,pp.316-317,Feb 2010.]采用前台模拟校正的方法，一上电先计算各个电容误差，将各个电容误差存入寄存器，之后在逐次逼近模数转换器正常工作的时候，利用校正DAC对电容误差进行抵消，达到校正的目的。前台模拟校正的缺点在于需要引入额外的校正DAC，并且需要打断模数转换器的正常工作。后台数字校正通常采用“最小均方误差”(LMS：Least Mean Square)算法对电容进行失配校正，而基于LMS算法的校正方案在给定的误差建模的条件下，精度高且校准效果好，但若初始值选取不当，会导致算法复杂度增加，甚至导致算法不收敛等问题，不易于片上实现。

技术实现要素：

本发明针对现有技术的不足之处改进设计一种不需要引入校正DAC，不牺牲模数转换器采样率，不打断模数转换器正常工作，结构更简单、占用芯片面积更小、更容易在片上实现的能够提高逐次逼近模数转换器动态性能的位循环方法。本发明提出的位循环方法适用于任何结构的逐次逼近模数转换器，其核心思想在于拆分最高位(MSB)电容和次高位(MSB-1)电容，将电容阵列分为四组，每次位循环都改变电容秩序，达到对电容误差动态平均的效果。对本发明提出的位循环方法基于图1的12位混合电阻电容逐次逼近模数转换器进行阐述，如图1所示，12位混合电阻电容逐次逼近模数转换器由高5位电容DAC和低7位电阻DAC、比较器和数字控制电路组成，相比分段电容型结构，混合电阻电容型结构由于没有浮空节点，所以线性度比分段电容型结构更好。

本发明的技术方案为一种提高混合电阻电容型模数转换器动态性能的位循环方法，该方法包括：

步骤1：所述混合电阻电容型逐次逼近模数转换器包括：高位电容DAC和低位电阻DAC，将高位电容DAC中的所有单位电容平均分为4组；第一次转换时，第一、二组电容作为最高位，第三组电容作为次高位，对第一个输入电压Vin(1)采样之后进行位循环，产生对应于第一个输入电压Vin(1)的输出码字；

步骤2：第二次转换时，第三、四组电容作为最高位，第一组电容作为次高位，对第二个输入电压Vin(2)采样之后进行位循环，产生对应于第二个输入电压Vin(2)的输出码字；

步骤3：第三次转换时，第一、四组电容作为最高位，第二组电容作为次高位，对第三个输入电压Vin(3)采样之后进行位循环，产生对应于第三个输入电压Vin(3)的输出码字；

步骤4：第四次转换时，第二、三组电容作为最高位，第四组电容作为次高位，对第四个输入电压Vin(4)采样之后进行位循环，产生对应于第四个输入电压Vin(4)的输出码字；

步骤5：第五次转换时，第三、四组电容作为最高位，第一组电容作为次高位，对第五个输入电压Vin(5)采样之后进行位循环，产生对应于第五个输入电压Vin(5)的输出码字；

步骤6：第六次转换时，第一、二组电容作为最高位，第三组电容作为次高位，对第六个输入电压Vin(6)采样之后进行位循环，产生对应于第六个输入电压Vin(6)的输出码字；

步骤7：第七次转换时，第二、三组电容作为最高位，第四组电容作为次高位，对第七个输入电压Vin(7)采样之后进行位循环，产生对应于第七个输入电压Vin(7)的输出码字；

步骤8：第八次转换时，第一、四组电容作为最高位，第二组电容作为次高位，对第八个输入电压Vin(8)采样之后进行位循环，产生对应于第八个输入电压Vin(8)的输出码字；

在ADC后续输出码字过程中，第九次转换的方式与第一次相同，第十次转换的方式与第二次相同，依次循环。

本发明提出一种能提高逐次逼近模数转换器动态性能的位循环方法，其特点在于：不需要引入任何校正算法，不需要引入校正DAC，不牺牲模数转换器采样率，而且不打断模数转换器正常工作。本发明提出的位循环方法可以对电容误差进行动态平均，因此，与传统依赖校正DAC和校正算法来提高线性度的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。

附图说明

图1为传统12位混合电阻电容型逐次逼近模数转换器。

图2为本发明提出的用于逐次逼近模数转换器电容阵列的位循环方法。

图3为本发明提出的12位混合电阻电容型逐次逼近模数转换器SFDR蒙特卡洛仿真结果。

图4为传统12位混合电阻电容型逐次逼近模数转换器SFDR蒙特卡洛仿真结果。

具体实施方式

本发明提出一种能提高逐次逼近模数转换器动态性能的位循环方法，如图2所示，将图1中最高位(MSB)电容16C拆分成4C、2C、C、C、4C、2C、C、C，次高位(MSB-1)电容8C拆分成4C、2C、C、C，即将图1中高5位电容DAC的总电容32C分为四组，这四组电容在图2中用不同的颜色表示，第一组电容C13～C16用黑色表示，第二组电容C9～C12用紫色表示，第三组电容C5～C8用红色表示，第四组电容C1～C4用蓝色表示，每组均包含8个单位电容，即4C、2C、C、C，每次位循环采用不同的电容组合，实现电容误差的动态平均，从而达到提高动态性能的目的。

第一次转换：对第一个输入电压Vin(1)采样之后进行位循环，最高位(MSB)电容16C由第一、二组电容(C9～C16)共同组成，次高位(MSB-1)电容8C由第三组电容(C5～C8)组成，C2～C4作为低三位电容，产生对应于第一个输入电压Vin(1)的输出码字Dout(1)；

第二次转换：对第二个输入电压Vin(2)采样之后进行位循环，最高位(MSB)电容16C由第三、四组电容(C1～C8)共同组成，次高位(MSB-1)电容8C由第一组电容(C13～C16)组成，C10～C12作为低三位电容，产生对应于第二个输入电压Vin(2)的输出码字Dout(2)；

第三次转换：对第三个输入电压Vin(3)采样之后进行位循环，最高位(MSB)电容16C由第一、四组电容(C1～C4，C13～C16)共同组成，次高位(MSB-1)电容8C由第三组电容(C9～C12)组成，C6～C8作为低三位电容，产生对应于第三个输入电压Vin(3)的输出码字Dout(3)；

第四次转换：对第四个输入电压Vin(4)采样之后进行位循环，最高位(MSB)电容16C由第二、三组电容(C5～C12)共同组成，次高位(MSB-1)电容8C由第四组电容(C1～C4)组成，C14～C16作为低三位电容，产生对应于第四个输入电压Vin(4)的输出码字Dout(4)；

第五次转换：对第五个输入电压Vin(5)采样之后进行位循环，最高位(MSB)电容16C由第三、四组电容(C1～C8)共同组成，次高位(MSB-1)电容8C由第一组电容(C13～C16)组成，C10～C12作为低三位电容，产生对应于第五个输入电压Vin(5)的输出码字Dout(5)；

第六次转换：对第六个输入电压Vin(6)采样之后进行位循环，最高位(MSB)电容16C由第一、二组电容(C9～C16)共同组成，次高位(MSB-1)电容8C由第三组电容(C5～C8)组成，C2～C4作为低三位电容，产生对应于第六个输入电压Vin(6)的输出码字Dout(6)；

第七次转换：对第七个输入电压Vin(7)采样之后进行位循环，最高位(MSB)电容16C由第二、三组电容(C5～C12)共同组成，次高位(MSB-1)电容8C由第四组电容(C1～C4)组成，C14～C16作为低三位电容，产生对应于第七个输入电压Vin(7)的输出码字Dout(7)；

第八次转换：对第八个输入电压Vin(8)采样之后进行位循环，最高位(MSB)电容16C由第一、四组电容(C1～C4，C13～C16)共同组成，次高位(MSB-1)电容8C由第三组电容(C9～C12)组成，C6～C8作为低三位电容，产生对应于第八个输入电压Vin(8)的输出码字Dout(8)；

在ADC后续位循环过程中，第九次转换的方式与第一次相同，第十次转换的方式与第二次相同，依次循环。

本发明之所以可以提高动态性能，主要基于如下中心思想：传统逐次逼近模数转换器普遍采用的位循环模式为：对某一固定位的判断总采用某一固定的电容，即在转换过程中，所有位循环都采用同一种电荷重分配方案，导致由电容失配引入的误差总在同一码字不断累加，为了避免由电容失配引入的误差总在同一码字不断累加，本发明提出一种新型的简单易实现的电容分组循环模式，不需要引入额外DAC做校正，也不需要任何数字校正算法，只需要每次位循环改变电容序列的位置，即可避免电容失配引入的误差总在同一码字不断累加，从而达到提升动态性能的目的。

.本发明提出的12位电阻电容型逐次逼近模数转换器SFDR仿真结果如图3所示，单位电容取值为10μf，单位电容失配误差为0.003，蒙特卡洛仿真次数为200次，而传统12位电阻电容型逐次逼近模数转换器SFDR仿真结果如图4所示。

表1总结了传统12位电阻电容型逐次逼近模数转换器与本发明提出的12位电阻电容型逐次逼近模数转换器的SFDR仿真的性能对比。表1表明：相比传统电阻电容型逐次逼近模数转换器，本发明将SFDR最小值提高了10.7dB，SFDR平均值提高了8.5dB。

本发明针对传统逐次逼近模数转换器提出了一种新的位循环技术，只需要将最高两位电容拆分，并在每次位循环都采用不同的电容组合，就可以实现动态性能的优化，相比传统采用校正DAC技术或者校正算法来提高动态性能的方法，本发明控制逻辑简单，硬件开销小，能节约功耗和芯片面积。

表1：传统12位SAR ADC与本发明提出的12位SAR ADC的SFDR对比