具有内部控制信号的低功率集成时钟门控单元的制作方法

本申请要求于2016年1月8日提交的发明名称为“具有内部控制信号的低功率集成时钟门控单元”的第62/276,798号美国临时专利申请以及于2016年3月23日提交的第15/079,045号美国非临时专利申请的优先权。该在先前提交的申请的主题通过引用包含于此。

本描述涉及功率管理，更具体地讲，涉及一种具有内部控制信号的低功率集成时钟门控单元。

背景技术：

时钟门控是在用于减少动态功率损耗的许多同步电路中使用的流行的技术。时钟门控通常通过将更多逻辑添加到电路以动态地修剪时钟树来节约电力。动态地修剪时钟树经常包括：禁用电路的部分以使执行单元中的触发器或其他同步装置无需切换状态。切换状态消耗电力。当同步装置被阻止切换或不切换时，切换功耗通常变为零，仅引发泄露电流。

时钟门控通常这样工作：将启用信号发送到局部时钟电路，并使用启用信号来对时钟进行门控。例如，这个工作可由将启用和全局时钟信号的翻转版本进行“与(and)”操作以生成局部时钟信号来完成。如果启用信号指示时钟应该被禁用，则and门的输出不管时钟的状态如何将为低。时钟门控逻辑通常以“集成的时钟门控”(icg)单元或电路的形式被表现。

通常，icg使用锁存器来保留启用信号的值。这种锁存器传统上由时钟信号本身控制。这通常会阻止icg中途通过将会导致故障的时钟循环来门控时钟。然而，这也意味着即使当局部时钟被门控时，icg也会消耗切换电力，因为全局或非门控时钟正在切换icg的锁存器部分。

技术实现要素：

根据一个总体方面，一种电子设备可包括：锁存器和控制电路。锁存器可被配置为接收输入启用信号并生成锁存启用信号。锁存器还可被配置为当锁存器透明时，将输入启用信号传递给锁存启用信号。控制电路可电连接到锁存器。控制电路可被配置为接收非门控时钟信号作为输入，并生成门控时钟信号和锁存控制信号。锁存控制信号可被配置为当非门控时钟信号处于预定状态并且当输入启用信号和锁存启用信号之一处于启用状态时，使锁存器透明。控制电路可被配置为当锁存启用信号处于启用状态时，将非门控时钟信号传递给门控时钟信号。

根据另一总体方面，一种操驱动电子设备的方法，可包括：通过集成时钟门控电路接收非门控时钟信号和输入启用信号。所述方法还可包括：通过集成时钟门控电路生成锁存控制信号，其中，锁存控制信号被配置为仅当非门控时钟信号处于预定状态并且输入启用信号或锁存启用信号处于启用状态时，使锁存器透明。所述方法可包括：根据锁存控制信号的指示，锁存输入启用信号以产生锁存启用信号。所述方法可包括：通过集成时钟门控电路基于锁存启用信号和非门控时钟信号，生成门控时钟信号。

根据另一总体方面，一种电子设备可包括：执行单元、时钟电路和集成时钟门控电路。执行单元可被配置为根据门控时钟信号执行逻辑功能。时钟电路可被配置为生成非门控时钟信号。集成时钟门控电路可被配置为从非门控时钟信号和至少一个输入启用信号来生成门控时钟信号。集成时钟门控电路可包括：锁存器和控制电路。锁存器可被配置为接收输入启用信号并生成锁存启用信号。锁存器还可被配置为仅当锁存器透明时，将来自输入启用信号的值传递给锁存启用信号。控制电路可被配置为接收非门控时钟信号作为输入，并生成门控时钟信号和锁存控制信号。锁存控制信号可被配置为仅当非门控时钟信号处于预定状态并且输入启用信号或锁存启用信号处于启用状态时，使锁存器透明。控制电路可被配置为当锁存启用信号处于启用状态时，将来自非门控时钟信号的值传递给门控时钟信号。

一个或更多个实施方式的细节在下面的附图和描述中被阐述。其他特征从描述和附图以及从权利要求将是清楚的。

一种用于电力管理的系统和/或方法，更具体地讲，实质上如结合至少一个附图示出和/或描述的如权利要求中更全面的阐述的用于具有内部控制信号的低功率集成时钟门控单元。

附图说明

图1是根据公开的主题的系统的示例实施例的框图。

图2是根据公开的主题的设备的示例实施例的框图。

图3是根据公开的主题的设备的示例实施例的框图。

图4是根据公开的主题的一系列电路的示例实施例的框图。

图5是可包括根据公开的主题的原理产生的装置的信息处理系统的原理框图。

在各种附图中的相同的参考符号指示相同的元件。

具体实施方式

将参照附图更全面地描述各种示例实施例，在附图中示出一些示例实施例。然而，本公开的主题可以以许多不同形式被实施，不应被解释为限于在此阐述的示例实施例。相反，提供这些示例实施例，使得本公开将是全面而完整的，并且将本公开的主题的范围充分地传达给本领域技术人员。在附图中，为了清楚，可夸大层和区域的大小和相对大小。

将应理解的是，当元件或层被表示为在另一元件或层“之上”、“连接到”或“结合到”另一元件或层时，该元件或层可直接在该另一元件或层之上、直接连接到或结合到该另一元件或层，或者可存在中间元件或层。相比之下，当元件或层被表示为“直接”在另一元件或层“之上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。相同的标号始终表示相同的元件。如在此使用的，术语“和/或”包括关联列出项的一个或更多个的任意和所有的组合。

将应理解的是，尽管术语“第一”、“第二”、“第三”等可在此用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开来。因此，在不脱离本公开的主题的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。

为了描述简便，在这里可使用空间相对术语(诸如，“在…之下”、“在…下方”、“下面的”、“在…之上”、“上面的”等)来描述在附图中示出的一个元件或特征与另一元件或特征之间的关系。将应理解的是，空间相对术语意在包含除了在附图中描述的方位之外的使用或操作中的装置的不同方向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下面”或“之下”的元件其后将位于所述其它元件或特征“之上”。因此，示例性术语“在…下方”可包括作为“在…之上”和“在…下方”的方位两者。装置可被另外定位(旋转90度或在其他方位)，并且应该相应地解释这里使用的有关空间的描述。

在此使用的术语仅为了描述具体示例实施例的目的，不意在限制本公开的主题。如在此使用的，除非上下文另外明确地指示，否则单数形式也意在包括复数形式。还将应理解的是，当在本说明书中使用时，术语“包括”和/或“包含”说明存在所阐述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。

参照作为理想化的示例实施例(和中间结构)的示意性示图的截面图，在这里描述示例实施例。同样地，将预计出现例如由制造技术和/或公差引起的图示的形状的变化。因此，示例实施例不应被解释为限于在此示出的区域的特定形状，而将包括例如由制造产生的形状的偏差。例如，示出为矩形的注入区域将通常在其边缘具有圆的或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的突然变化。同样地，通过注入产生的埋区可导致在埋区与通过其发生注入的表面之间的区域中的一些注入。因此，在附图中示出的区域实质上是示意性的，所述区域的形状不意在示出装置的区域的实际形状，也不意在限制本公开的主题的范围。

除非另外定义，否则在此使用的所有术语(包括技术术语或科学术语)具有与本公开的主题所属领域的普通技术人员通常理解的含义相同的含义。还将应理解的是，除非在此明确定义，否则诸如在通用字典中定义的术语应被解释为具有与现有技术的背景中的含义一致的含义，并且将不被解释为理想化或过于正式的含义。

在下文中，将参照附图详细解释示例实施例。

图1是根据公开的主题的系统100的示例实施例的框图。在各种实施例中，尽管系统100可作为集成电路(诸如，微处理器、存储器芯片或片上系统)的一部分被包括，但是应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

在各种示例中，系统100可包括：一个或更多个执行单元104，被配置为执行一个或更多个指令。执行单元104的示例可包括，但不限于：指令提取单元、指令解码单元、算术逻辑单元、浮点单元、加载/存储单元，但可预期其他形式的执行单元。执行单元104可包括：同步电路或依赖时钟信号(例如，门控时钟信号126)来操作的逻辑功能。如上所述，时钟信号可不定期被断开或门控。

在示出的实施例中，系统100包括：时钟电路102。时钟电路102可被配置为生成时钟信号，或者更具体地讲，生成全局或非门控时钟信号122。在各种实施例中，尽管时钟电路102可包括：锁相环路(pll)或其他振荡电路，但是应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

在示出的实施例中，系统100还包括：集成时钟门控(icg)单元或电路106。在一些实施例中，icg可被表示为集成时钟门控器。icg可被配置为当由启用(enable)信号124指示时，门控或禁用门控时钟信号126。在这样的一个实施例中，这可有效地全部或部分断开执行单元104，并节约由执行单元104消耗的电力。例如，如果执行单元104为浮点单元且没有浮点指令正被执行，则icg106可门控或禁用断开执行单元104的门控时钟信号126。当遇到浮点指令时，icg106可启用门控时钟信号126并重新接通浮点单元(以处理浮点指令)。应理解的是，以上仅为一个说明性的示例，公开的主题不限于这个示例。

在示出的实施例中，icg106可接收全局或非门控时钟信号122和至少一个启用信号124。icg106生成门控时钟信号126。应理解的是，门控时钟信号126之所以这样命名是因为时钟信号可能被门控或禁用，且门控时钟信号126不指示时钟信号当前已被门控或禁用。这样的门控或禁用可取决于启用信号124的值。

在示出的实施例中，icg106包括：启用组合器电路112。启用组合器电路112可被配置为将多个启用信号124组合为单个启用信号：反相的启用信号132。在图4中示出启用组合器电路112的详细的示例实施例。例如，启用信号124可包括，但不限于：执行单元104特定启用信号、调试或扫描链启用信号、芯片级启用信号；应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。在各种实施例中，组合启用信号124的处理可将信号的电压值反相，以致启用信号124的高的启用值可与针对组合的反相的启用信号132的低的启用值等价。应理解的是，以上仅为一个说明性的示例，公开的主题不限于这个示例。

在示出的实施例中，icg106包括：锁存电路114，被配置为至少临时存储反相的启用信号132。在示出的实施例中，锁存电路114可至少部分地由内部控制信号(锁存控制信号或控制信号)136而不是由非门控时钟信号122控制。锁存电路114可接收反相的启用信号132作为输入，并生成或输出锁存启用信号134。在图2中示出并在下面描述锁存电路114的一个示例实施例。

在示出的实施例中，icg106包括：统一控制电路116。统一控制电路116可在以下含义下是统一或集成的：它不仅生成内部控制信号136而且生成门控时钟信号126。当通过锁存启用信号134(例如，当锁存启用信号134处于启用状态或启用值时)指示门控或禁用门控时钟信号126时，统一控制电路116可门控或禁用门控时钟信号126。此外，统一控制电路116可被配置为仅当非门控时钟信号122处于预定状态(例如，电压低)并且反相输入的启用信号132处于启用状态或锁存启用信号134处于启用状态(例如，分别为电压低或高)下时，设置控制信号136的值以使锁存电路为透明的。在图3中示出并在下面描述统一控制电路116的一个示例实施例。

此外，在各种实施例中，icg106可包括：一个或更多个逆变器118或其他逻辑电路。通过图4示出并在下面讨论这些逆变器的一些示例。例如，由于互补金属氧化物半导体(cmos)逻辑的特性，统一控制电路116可生成门控时钟信号126和控制信号136的反相的版本，且逆变器118可简单地将电压值反相为更期望的形式。应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

在示出的实施例中，icg106使用内部控制信号136替代传统非门控时钟信号122来控制反相的启用信号132的锁存，可减少切换功耗(相比于传统icg)。当门控时钟信号126被禁用时，内部控制信号136可保持在恒定状态(直到启用信号124改变为止)。这使得由于锁存电路114的晶体管可不改变状态而使锁存电路114不消耗切换电力。

此外，如在图2和图3中所看到的，接收非门控时钟信号122的晶体管数量可从传统icg实施方式减少。这可减少引脚电容(相比于传统设计)，这相应地可提供电力节约而无论非门控时钟信号122是被启用还是被禁用。

在各种实施例中，当非门控时钟信号122被禁用时，icg106可消耗少于由传统icg消耗的电力的50％。可存在示出的icg相比于其他icg的其他优势。应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

图2是根据公开的主题的电子设备200的示例实施例的框图。在各种实施例中，电子设备200可包括：如在图1中示出的锁存电路。应理解的是，以下仅为一个说明性的示例，公开的主题不限于这个示例。

在示出的实施例中，电子设备200包括：锁存器部分204。锁存器部分204可被配置为接收反相输入的启用信号132并生成锁存启用信号134。锁存器部分204还可被配置为仅当锁存器为透明时，将来自反相输入的启用信号132的值传递给锁存启用信号134。

在示出的实施例中，锁存器部分204包括：串联连接在电压源201与电压阱(voltagesink)202(例如，地)之间的第一锁存器晶体管至第四锁存器晶体管211、212、213和214。第一锁存器晶体管211和第二锁存器晶体管212可包括：p沟道金属氧化物半导体场效应(pmos)晶体管，但是，第三锁存器晶体管213和第四锁存器晶体管214可包括：n沟道金属氧化物半导体场效应(nmos)晶体管。锁存启用信号134可在示出为第二锁存器晶体管212和第三锁存器晶体管213的pmos和nmos的连接点被输出。

在示出的实施例中，反相输入的启用信号132通过被输入到第一存器晶体管211和第四锁存器晶体管214的每个栅极端，来控制第一存器晶体管211和第四锁存器晶体管214，以使同一时间仅第一存器晶体管211和第四锁存器晶体管214之一被开启或激活，并将输出(锁存启用信号134)拉到电压源201或电源阱202。在示出的实施例中，这允许锁存器部分204将反相的输入的启用信号132的值传递给锁存启用信号134。

锁存器部分204可由控制信号136和反相的控制信号136’控制。在示出的实施例中，反相的控制信号136’通过被输入到pmos晶体管212的栅极端来控制pmos晶体管212。相反地，控制信号136通过被输入到nmos晶体管213的栅极端来控制nmos晶体管213。在这样一个实施例中，当控制信号136为高、启用或激活时，第二锁存器晶体管212和第三锁存器晶体管213可导通或开启。这可相应地使锁存器部分204透明，并允许第一锁存器晶体管211和第四锁存器晶体管214将反相输入的启用信号132的值传递给锁存启用信号134。相反地，如果控制信号136为低、禁用或非激活时，则第二锁存器晶体管212和第三锁存器晶体管213可被断开或关闭。这可相应地阻止锁存器部分204变透明并阻止第一锁存器晶体管211和第四锁存器晶体管214将反相输入的启用信号132的值传递给锁存启用信号134。

在示出的实施例中，电子设备200包括：反馈部分208和逆变器206。在各种实施例中，逆变器206可被认作反馈器208的一部分。逆变器206可被配置为将锁存启用信号134转换为反相的锁存启用信号134’。

当锁存器部分204不透明时，反馈部分208可被配置为反相并反馈反相的锁存启用信号134’以生成或维持锁存启用信号134。在示出的实施例中，反馈部分208包括：串联布置在电压源201与充当电压阱的控制信号136之间的第一反馈晶体管至第三反馈晶体管221、222和223。第一反馈晶体管221和第二反馈晶体管222可包括pmos晶体管，第三反馈晶体管223可包括nmos晶体管。第二反馈晶体管222与第三反馈晶体管223之间的连接点可为用于反馈锁存启用信号134的输出。

在示出的实施例中，反相的锁存启用信号134’通过被输入到第一反馈晶体管221和第三反馈晶体管223中的每个栅极端来控制第一反馈晶体管221和第三反馈晶体管223。如此，反相的锁存启用信号134’的值可导通/断开第一反馈晶体管221和第三反馈晶体管223，并将输出电压上拉到电压源201或控制信号136的值。同样地，控制信号136可控制第二反馈晶体管222或被输入到第二反馈晶体管222的栅极端。在这样的一个实施例中，控制信号136可禁用反馈部分208并允许锁存器部分204设置锁存启用信号134的值。

如上所述，电子设备200可由控制信号136而不是由时钟信号控制。在各种实施例中，这可阻止当icg有效地门控时钟从而设备200被禁用时电子设备200消耗切换电力。

图3是根据公开的主题的电子设备300的示例实施例的框图。在各种实施例中，电子设备300可包括：如在图1中示出的统一控制电路。应理解的是，以下仅为一个说明性的示例，公开的主题不限于这个示例。

在示出的实施例中，电子设备300包括：时钟门控部分302和锁存控制部分304。时钟门控部分302可被配置为生成门控时钟信号126或者如示出的反相的门控时钟信号126’。在各种实施例中，逆变器(在图4中示出)可在反相的门控时钟信号126’被输入到执行单元之前将其反相为门控时钟信号126。锁存控制部分304可被配置为生成锁存控制信号136。

在示出的实施例中，时钟门控部分302包括：并联布置在电压源201与锁存控制部分304的传输门360之间的第一时钟门控晶体管371和第二时钟门控晶体管372。反相的门控时钟信号126’可从pmos晶体管371和372的漏极端被输出。

在示出的实施例中，非门控时钟信号122可控制或被输入到第二时钟门控晶体管372的栅极端。并且，锁存启用信号134可控制或被输入到第一时钟门控晶体管371的栅极端。在这样的一个实施例中，当锁存启用信号134处于禁用状态或低时，反相的门控时钟信号126’的值可被拉到电压源201。相反地，当锁存启用信号134处于启用状态或高时，第一时钟门控晶体管371可被断开或不导通。同样地，当非门控时钟信号122为低时，反相的门控时钟信号126’被拉高而不管锁存启用信号134的启用状态如何。当非门控时钟信号122变为高时，锁存启用信号134的启用状态控制信号：反相的门控时钟信号126’。

在示出的实施例中，锁存控制部分304包括：时钟部分306和启用部分308。这些部分306和308可基于与各种晶体管的栅极端关联的信号的支配类型被命名。锁存控制部分304的所述部分306和308的结构在下面被描述。另外，锁存控制部分304的工作的两个说明性示例在下面被描述。

在示出的实施例中，时钟部分306包括：串联布置在电压源201与电压阱202之间的第一时钟晶体管至第三时钟晶体管351、352和353。反相的启用信号132可控制或被输入到pmos晶体管351的栅极端。非门控时钟信号122可控制第二时钟晶体管352和第三时钟晶体管353，或者被输入到pmos晶体管352和nmos晶体管353的栅极端。第二时钟晶体管352和第三时钟晶体管353的连接点可输出控制信号136。

在示出的实施例中，启用部分308可至少部分平行于时钟部分306被布置。启用部分308可包括：传输门360和串联布置在时钟门控部分302与电压阱202之间的第一启用晶体管361和第二启用晶体管362。传输门360可由锁存启用信号134(和反相的锁存启用信号134’)控制。反相的锁存启用信号134’可控制或被输入到nmos晶体管361的栅极端。反相的启用信号132可控制第二启用晶体管362或被输入到nmos晶体管362的栅极端。传输门360与第一启用晶体管361之间的连接点可输出控制信号136。

在设备300的工作的第一说明性示例中，锁存启用信号134和反相的启用信号132可均处于禁用状态(例如，分别为低和高)。在这样一个实施例中，第一时钟门控晶体管371可被开启，将反相的门控时钟信号126’拉到电压源201或高。

传输门360可被关闭，反相的门控时钟信号126’的值不被传递给控制信号136，或者可与控制信号136隔开。同样地，第一时钟晶体管351可被关闭，阻止时钟部分306将控制信号136上拉到电压源201。

相反地，第一启用晶体管361和第二启用晶体管362可被开启并将控制信号136下拉到电压阱202。返回参照图2，控制信号136的低或禁用版本可阻止锁存器部分204将反相的启用信号132传递给锁存启用信号134。禁用的控制信号136可阻止设备200由于晶体管切换状态而消耗任何电力。

在另一实施例中，锁存启用信号134和反相的启用信号132可均处于启用状态(例如，分别为高和低)。在这样一个实施例中，第一时钟门控晶体管371被关闭，且反相门控时钟信号126’(以反相形式)跟随非门控时钟信号122。

传输门360可被开启或透明，且反相的门控时钟信号126’的值可被传递给控制信号136。相反地，第一启用晶体管361和第二启用晶体管362可被关闭，阻止控制信号136被拉到电压阱202。

关于时钟部分306，第一时钟晶体管351可被开启。这允许非门控时钟信号122开启或关闭第二时钟晶体管352和第三时钟晶体管353，可选地将控制信号136上拉到电压源201或下拉到电压阱202。应注意的是，控制信号136的值将为非门控时钟信号122的反相。

在这样的一个实施例中，如果锁存启用信号134或反相的启用信号132处于启用状态，则到电压源201的路径可以是可用的。如果反相的启用信号132为低，则第一时钟晶体管351将被开启，通过时钟部分306提供路径。相反地，如果锁存启用信号134为高，则传输门360将被开启或透明，通过时钟门控部分302提供路径。

返回参照图2，控制信号136的高或启用版本可允许锁存部分204透明或将反相的启用信号132的启用状态传递给锁存启用信号134。在这样一个实施例中，仅当非门控时钟信号122在低或预定状态并且反相输入的启用信号132或锁存启用信号134处于启用或高状态时，锁存器可透明。应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

图4是根据公开的主题的一系列电路的示例实施例的框图。在各种实施例中，可采用辅助电路或逻辑门，以将各种信号调整为更期望的格式。应理解的是，示出的电路仅为一些说明性的示例，公开的主题不限于这些示例。

例如，可采用逆变器402，以将反相的门控时钟信号126’反相为门控时钟信号126。这是可期望的，因为cmos逻辑的特性可使统一控制电路产生反相门控时钟信号126’。在一些实施例中，逆变器402可被包括在统一控制电路中。

同样地，可采用逆变器404，以将控制信号136反相为反相的控制信号136’。允许控制信号136来控制任何pmos晶体管(诸如，锁存电路的各种实施例中的pmos晶体管)是可期望的。在一些实施例中，逆变器404可被包括在锁存电路中。

在示出的实施例中，或非门406可被包括在启用组合器电路中。在这样一个实施例中，或非门406可接收多个启用信号(诸如，启用信号124和调试或扫描启用信号424)并可将它们组合为反相输入的启用信号132。在一个示例中，启用信号124可被配置为在正常的装置操作期间使(例如，用于特定执行单元的)局部时钟信号被门控。在另一示例中，扫描启用信号424可被配置为当装置处于调试模式时(诸如，当扫描链正被使用时)使局部时钟信号被门控。应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

图5是可包括根据公开的主题的原理形成的半导体装置的信息处理系统500的示意性框图。具体地说，在各种实施例中，根据公开的主题的原理形成的半导体装置可被包括在系统500的任何组件中，诸如，处理器510、易失性存储器520、非易失性存储器530、网络接口540和/或一个或更多个其他装置或硬件组件560等的任何组合，但不限于此。应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。参照图5，信息处理系统500可包括根据公开的主题的原理构造的一个或更多个装置。在另一实施例中，信息处理系统500可采用或执行根据公开的主题的原理的一个或更多个技术。

在各种实施例中，信号处理系统500可包括：计算装置，诸如，例如，膝上型计算机、台式计算机、工作站、服务器、刀片式服务器、个人数字助理、智能电话、平板计算机以及其他适当的计算机等，或者它们的虚拟机或虚拟计算装置。在各种实施例中，信息处理系统500可由用户(未示出)使用。

根据公开的主题的信息处理系统500还可包括：中央处理器(cpu)、逻辑或处理器510。在一些实施例中，处理器510可包括：一个或更多个功能单元块(fub)或组合逻辑块(clb)515。在这样一个实施例中，组合逻辑块可包括：各种布尔逻辑操作(例如，nand、nor、not、xor等)、稳定逻辑装置(例如，触发器、锁存器等)、其他逻辑装置或它们的组合。这些组合逻辑操作可以简单地或复杂的形式被配置为处理输入信号以实现期望的结果。应理解的是，虽然描述了同步组合逻辑操作的一些说明性的示例，但是公开的主题不被这样限制并可包括异步操作或它们的混合。在一个实施例中，组合逻辑操作可包括：多个互补金属氧化物半导体(cmos)晶体管。在各种实施例中，尽管这些cmos晶体管可被布置为执行逻辑操作的门；但是应理解的是，其他技术可被使用并落入公开的主题的范围内。

根据公开的主题的信息处理系统500还可包括：易失性存储器520(例如，随机存取存储器(ram)等)。根据公开的主题的信息处理系统500还可包括：非易失性存储器530(例如，硬盘驱动器、光学存储器、nand或闪存等)。在一些实施例中，易失性存储器520、非易失性存储器530或者它们的组合或部分可被称为“存储介质”。在各种实施例中，易失性存储器520和/或非易失性存储器530可被配置为以半永久性或基本永久性的形式存储数据。

在各种实施例中，信息处理系统500包括：一个或更多个网络接口540，被配置为允许信息处理系统500成为通信网络的一部分并经由通信网络进行通信。wi-fi协议的示例可包括，但不限于：电气和电子工程师协会(ieee)802.11g、ieee802.11n等。蜂窝协议的示例可包括，但不限于：ieee802.16m(又名：高级无线man(城域网))、高级长期演进(let)、增强数据率的gsm(全球移动通信系统)演进(edge)、发展的高速分组接入(hspa+)等。有线协议的示例可包括，但不限于：ieee802.3(又名：以太网)、光纤通道、电力线通信(例如，家庭插电(homeplug)，ieee1901)等。应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

根据公开的主题的信息处理系统500还可包括：用户接口单元550(例如，显示适配器、触觉接口、人体接口装置等)。在各种实施例中，所述用户接口单元550可被配置为从用户接收输入和/或将输出提供给用户。其他种类的装置也可被使用，以提供与用户的交互；例如，提供给用户的反馈可为感觉反馈的任何形式(例如，视觉反馈、听觉反馈或触觉反馈)；来自用户的输入可以以包括声学、语音或触觉输入的任何形式被接收。

在各种实施例中，信息处理系统500可包括：一个或更多个其他装置或硬件组件560(例如，显示器或监视器、键盘、鼠标、相机、指纹读取器、视频处理器等)。应理解的是，以上仅为一些说明性的示例，公开的主题不限于这些示例。

根据公开的主题的信息处理系统500还可包括：一个或更多个系统总线505。在这样一个实施例中，系统总线505可被配置为通信地连接处理器510、易失性存储器520、非易失性存储器530、网络接口540、用户接口单元550和一个或更多个硬件组件560。由处理器510处理的数据或者从非易失性存储器530的外部输入的数据可被存储到非易失性存储器530或易失性存储器520中。

在各种实施例中，信息处理系统500可包括或执行一个或更多个软件组件570。在一些实施例中，软件组件570可包括：操作系统(os)和/或应用。在一些实施例中，os可被配置为向应用提供一个或更多个服务并管理信息处理系统500的应用与各种硬件组件(例如，处理器510、网络接口540等)或充当信息处理系统500的应用与各种硬件组件之间的中介。在这样一个实施例中，信息处理系统500可包括：一个或更多个本地应用，其中，所述本地应用可被在本地(例如，非易失性存储器530等之内)安装并被配置为由处理器510直接地执行并直接地与os交互。在这样一个实施例中，本地应用可包括：预编译的机器可执行代码。在一些实施例中，本地应用可包括：脚本解释器(例如，cshell(csh)、applescript、autohotkey等)或虚拟执行机(vm)(例如，java虚拟机、微软公共语言运行库等)，其中，脚本解释器和虚拟执行机被配置为将源代码或对象代码转换为随后由处理器510执行的可执行代码。

上面描述的半导体装置可使用各种封装技术被封装。例如，根据公开的主题的原理而构造的半导体装置可使用下面各种封装技术中的任何一种被封装：叠层封装(pop)技术、球形栅格阵列(bga)技术、芯片级封装(csp)技术、带引线的塑料芯片载体(plcc)技术、塑料双列直插式封装(pdip)技术、华夫裸片封装(dieinwafflepack)技术、晶圆形式的裸片技术、板上芯片(cob)技术、陶瓷双列直插式封装(cerdip)技术、塑料公制四方扁平封装(pmqfp)技术、塑料四方扁平封装(pqfp)技术、小外形封装(soic)技术、缩小外形封装(ssop)技术、薄小外形封装(tsop)技术、薄型四方扁平封装(tqfp)技术、系统级封装(sip)技术、多芯片封装(mcp)技术、晶圆级制造封装(wfp)技术、晶圆级处理堆叠封装(wsp)技术或其他将对本领域的技术人员已知的技术。

方法步骤可由一个或更多个执行计算机程序的可编程处理器来执行，以通过对输入数据进行操作并生成输出来执行功能。方法步骤也可由专用逻辑电路(例如，fpga(现场可编程门阵列)或asic(专用集成电路))来执行，设备可被实施为专用逻辑电路。

在各种实施例中，计算机可读介质可包括：指令，其中，当所述指令被执行时使装置执行方法步骤的至少一个部分。在一些实施例中，计算机可读介质可被包括在磁性介质、光学介质、其他介质或它们的组合(例如，cd-rom、硬盘驱动、只读存储器、闪存驱动等)中。在这样一个实施例中，计算机可读介质可为有形且非暂时性地体现的制品。

虽然已经参照示例实施例描述了公开的主题的原理，但是对本领域的技术人员将清楚的是，在不脱离这些公开的构思的精神和范围的情况下，可对示例实施例进行各种改变和修改。因此应理解的是，上面的实施例不是限制，而仅是说明性的。因此，公开的构思的范围由以上权利要求和它们的等价物的可允许的最广泛的解释来确定，而并不应由前面的描述限制或局限。因此将应理解的是，所附权利要求意在覆盖落入实施例的范围内的所有的这样的修改和改变。