技术总结
本发明提供了一种前向纠错电路、高速串行收发器及可编程逻辑器件，该高速串行收发器包括PMA电路与PCS电路以及FEC电路，FEC电路设置在PMA电路与PCS电路之间，用于使用BCH码进行纠错。本发明在传统HSST电路中增加FEC电路，能够有效的降低传输误码率，采用BCH码实现FEC功能，由于BCH码是在2进制域内运行，因此BCH码译码电路比RS码的译码电路相对简单很多，能有效的降低电路设计的复杂度。
技术研发人员：刘应
受保护的技术使用者：深圳市紫光同创电子有限公司
文档号码：201611002211
技术研发日：2016.11.14
技术公布日：2017.06.13