一种LDPC码发送方法、接收方法及装置与流程

文档序号：14574397发布日期：2018-06-02 01:03阅读：224来源：国知局

本申请涉及通信技术领域，尤其涉及一种低密度奇偶校验(Low Density Parity Check，LDPC)码发送方法、接收方法及装置。

背景技术：

在通信系统中，信道编码可以保证对抗信息发送中的干扰，将信息数据可靠地传输至接收设备。通常发送设备需要对信息数据进行编码以获取编码比特，对编码比特进行交织，将交织后的比特映射成调制符号，然后通过通信信道来处理和发送调制符号。接收设备接收到调制符号后，通过译码恢复成信息数据。

LDPC码具有优异的纠错性能、高译码吞吐率、译码简单等特征，所以成为目前信道编解码领域的研究热点。

LDPC校验矩阵的设计决定了LDPC码的整体译码性能。首先定义一个维度为JZ×LZ的二进制QC-LDPC码的奇偶校验矩阵H，描述为如下形式：

其中，每个小方块矩阵h_j,l,0≤j≤J,0≤l≤L是一个Z×Z的零矩阵或者是由一个或多个单位阵移位阵叠加的循环移位阵。为了方便起见，可以用大小为J×L的基矩阵B(H)来描述H：

其中，b_j,l是一个数值或者一个数组。当h_j,l是一个单位移位阵时，b_j,l定义为h_j,l的移位参数(当h_j,l是单位阵的循环右移时，b_j,l＞0；当h_j,l是单位阵时，b_j,l＝0)。当h_j,l是由多个单位阵移位阵叠加起来的多重循环移位阵的时候，b_j,l定义为将h_j,l的移位参数组合起来的数组。特别的，当h_j,l是一个零矩阵时，b_j,l标记为“空白”。

为了获得LDPC校验矩阵，可以通过原型图构造校验矩阵，具体的，一个J×L的原型图能够被描述为如下矩阵形式：

其中p_j,l是一个数值。通过原型图P构造基矩阵B(H)的方法如下：当p_j,l＝0时，在填写移位参数的时候就跳过该位置；当p_j,l＝1时，在填写移位参数的时候就填写一个移位参数；当p_j,l＝i,i≥2时，在填写移位参数的时候就填写具有i个移位参数的数组。

为此，本申请实施例提供一种LDPC码发送方法，该方法发送的LDPC码，能够在编译码复杂度不变的情况下，具有较高的纠错性能等优点。

技术实现要素：

本申请实施例提供一种LDPC码发送方法、接收方法及装置，用以发送一种在编译码复杂度不变的情况下，具有较高的纠错性能的LDPC码。

第一方面，本申请实施例提供一种LDPC码发送方法，包括：

获取LDPC码校验矩阵；

其中，所述LDPC码校验矩阵对应的LDPC码原型图为M行N列的矩阵，所述LDPC码原型图包括第一部分、第二部分、第三部分以及第四部分，每部分包括至少一列元素；所述LDPC码原型图中第一部分从第1行开始，依次包括子矩阵C、C、Z、Z、C、A、Z、Z、Z、Z、C、B、B、A、Z、Z、Z、Z、Z、Z、Z、Z、Z；所述LDPC码原型图中第二部分从第1行开始，依次包括子矩阵D、Z、C、Z、Z、A、C、C、A、Z、Z、Z、Z、A、C、B、B、A、Z、Z、Z、Z、Z；所述LDPC码原型图中第三部分从第1行开始，依次包括子矩阵E、Z、Z、C、Z、Z、Z、Z、A、C、Z、Z、Z、Z、Z、Z、Z、Z、A、C、B、B、A；所述LDPC码原型图中第四部分从第1行开始，依次包括子矩阵O、I；A、B、C、D、E以及Z方阵均为m行m列的矩阵，Z方阵为m行m列的全0矩阵，O为m行N－3m列的全0矩阵，I为M－m行N－3m列的单位矩阵；

根据所述LDPC码校验矩阵进行编码，获得LDPC码，并发送所述LDPC码。

根据本申请实施例提供方法，采用本申请实施例提供的LDPC码校验矩阵对应的LDPC码原型图进行编码时，构成1/12码率的LDPC码，LDPC码原型图的所有行发挥作用，除了第一行之外，所有包含子矩阵A的行提供节点之间的连通性，其它行提供外部信息，从而可以有效降低误码率平层，实现在LDPC码的码长较短、编译码复杂度不变的情况下，提升LDPC码的纠错性能。

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

第二方面，本申请实施例提供一种LDPC码发送装置，包括：

处理单元，用于获取LDPC码校验矩阵；

所述处理单元，用于根据所述LDPC码校验矩阵进行编码，获得LDPC码；

收发单元，用于发送所述LDPC码。

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

第三方面，本申请实施例提供一种LDPC码发送装置，包括：

处理器，用于获取LDPC码校验矩阵；

所述处理器，用于根据所述LDPC码校验矩阵进行编码，获得LDPC码；

收发机，用于发送所述LDPC码。

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

第四方面，本申请实施例提供了一种计算机存储介质，用于储存为上述第二方面提供的LDPC码发送装置所用的计算机软件指令，其包含用于执行上述第一方面所设计的程序。

第五方面，本申请实施例提供一种LDPC码接收方法，包括：

接收LDPC码；

根据LDPC码校验矩阵对所述LDPC码进行译码；

根据本申请实施例提供方法，该方法接收到的LDPC码在采用本申请实施例提供的LDPC码校验矩阵对应的LDPC码原型图进行编码时，构成1/12码率的LDPC码，LDPC码原型图的所有行发挥作用，除了第一行之外，所有包含子矩阵A的行提供节点之间的连通性，其它行提供外部信息，从而可以有效降低误码率平层，实现在LDPC码的码长较短、编译码复杂度不变的情况下，提升LDPC码的纠错性能。

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

第六方面，本申请实施例提供一种LDPC码接收装置，包括：

收发单元，用于接收LDPC码；

处理单元，用于根据LDPC码校验矩阵对所述LDPC码进行译码；

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

第七方面，本申请实施例提供一种LDPC码接收装置，包括：

收发机，用于接收LDPC码；

处理器，用于根据LDPC码校验矩阵对所述LDPC码进行译码；

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

第八方面，本申请实施例提供了一种计算机存储介质，用于储存为上述第六方面提供的LDPC码接收装置所用的计算机软件指令，其包含用于执行上述第五方面所设计的程序。

附图说明

图1为本申请实施例提供的一种LDPC码发送方法流程示意图；

图2为本申请实施例提供的一种原型图；

图3为本申请实施例提供的一种原型图；

图4为本申请实施例提供的一种LDPC码接收方法流程示意图；

图5为本申请实施例提供的一种LDPC码发送装置结构示意图；

图6为本申请实施例提供的一种LDPC码发送装置结构示意图；

图7为本申请实施例提供的一种LDPC码接收装置结构示意图；

图8为本申请实施例提供的一种LDPC码接收装置结构示意图。

具体实施方式

本申请实施例可以应用于各种移动通信系统，例如：全球移动通讯(Global System of Mobile communication，GSM)系统、码分多址(Code Division Multiple Access，CDMA)系统、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)系统、通用分组无线业务(General Packet Radio Service，GPRS)、长期演进(Long Term Evolution，LTE)系统、先进的长期演进(Advanced long term evolution，LTE-A)系统、通用移动通信系统(Universal Mobile Telecommunication System，UMTS)、演进的长期演进(evolved Long Term Evolution，eLTE)系统、5G等其它移动通信系统。本申请实施例还可以应用于无线局域网(Wireless Local Area Network，WLAN)等网络中。

以下，对本申请中的部分用语进行解释说明，以便于本领域技术人员理解。

1)、终端，又称之为用户设备(User Equipment，UE)，是一种向用户提供语音和/或数据连通性的设备，例如，具有无线连接功能的手持式设备、车载设备等。常见的终端例如包括：手机、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(mobile internet device，MID)、可穿戴设备，例如智能手表、智能手环、计步器等。

2)、基站，可以是普通的基站(如NodeB或eNB)，可以是新无线控制器(New Radio controller，NR controller)，可以是集中式网元(Centralized Unit)，可以是新无线基站，可以是射频拉远模块，可以是微基站，可以是中继(relay)，可以是分布式网元(Distributed Unit)，可以是接收点(Transmission Reception Point，TRP)或传输点(Transmission Point，TP)或者任何其它无线接入设备，但本申请实施例不限于此。

在LDPC码原型图的优化中，一般的优化指标是：原模外信息传递(Protograph Extrinsic Information Transfer，PEXIT)门限、圈分布、节点之间的连通性。PEXIT门限能够预测在无圈以及无限码长的情况下，码字的收敛门限，为LDPC码译码性能曲线的瀑布区设计提供参考。圈分布以及节点之间的连通性影响迭代解码算法的信息的传播距离，以及传播有效性。它们一般影响最小停止集的大小或者最小码字的大小，从而影响LDPC码译码的误码率平层。

在设计短码的时候，PEXIT门限对于性能的影响一般会弱于圈分布和节点之间的连通性。为了发送性能较优的LDPC码，本申请实施例中发送的LDPC码所使用的LDPC码原型图的设计，就是在门限和圈分布以及连通性之间找到平衡，从而得到纠错性能较优的LDPC码。

为此，结合前面的描述，如图1所示，为本申请实施例提供的一种LDPC码发送方法流程示意图。

执行图1方法流程的主体可以是终端、基站等发送设备，本申请实施例对此并不限定。同时，需要说明的是，本申请实施例中，发送设备为终端时，接收设备可以为基站等设备；发送设备为基站端时，接收设备可以为终端等设备。当然，此处只是示例，发送设备与接收设备并不限于上面的描述，在此不再逐一举例说明。

参见图1，该方法包括：

步骤101：获取LDPC码校验矩阵。

步骤102：根据所述LDPC码校验矩阵进行编码，获得LDPC码，并发送所述LDPC码。

步骤101中，LDPC码校验矩阵是由与LDPC码校验矩阵对应的LDPC码原型图进行扩展后获得的。具体的，可以将LDPC码原型图中的子矩阵A、B、C、D、E中的每个非0元素扩展成k行k列的矩阵，从而获得LDPC码校验矩阵，其中k根据实际需要进行取值。其中，可以采用渐进边增长(Progressive edge growth，PEG)法、近似最短环路(Approximate Cycle Extrinsic message degree，ACE)法、准循环扩展等方式对LDPC码原型图进行扩展，具体扩展过程可以参考现有技术中的描述，在此不再赘述。

LDPC码校验矩阵对应的LDPC码原型图可以有多种形式，具体的，结合前面的描述，如图2所示，为本申请实施例提供的一种LDPC码原型图。

本申请实施例中，LDPC码校验矩阵对应的LDPC码原型图为M行N列的矩阵，可选的，M为22的整数倍，N为24的整数倍。举例来说，LDPC码原型图为22行24列的矩阵或者44行48列的矩阵。

当然，LDPC码原型图还可以为其他大小的矩阵，在此不再赘述。

本申请实施例中，m小于5时，子矩阵A中每行的行重为1、每列的列重为1；子矩阵B中每行的行重为2、每列的列重为2；子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，行重优先均匀分布；子矩阵E为下三角矩阵，且每列的列重为均小于或等于4，优先的，大部分列重为3。

举例来说，子矩阵A，B，C，D，E可以是如下的矩阵：

或者或者或者或者或者或者

此时，LDPC码原型图可以如图3所示。图3中的LDPC码原型图为44行48列的矩阵，空白处的元素值为0。

需要说明的是，A，B，C，D，E包括但是不限于2×2的矩阵，也可以是3×3、4×4以及n×n的矩阵，n是任意的正整数。当矩阵扩大的时候，保证A，B，C各自行列重量不变，保证E的下三角结构。

本申请实施例中，m大于或等于5时，子矩阵A中每行的行重为3、每列的列重为3；子矩阵B中每行的行重为3、每列的列重为3；子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

举例来说，子矩阵A，B，C，D，E可以是如下的矩阵：

或者或者

步骤102中，利用LDPC码校验矩阵编码的过程可以包括：编码端按照该LDPC码校验矩阵对待发送的信息序列进行编码，得到第一校验序列(即预打孔节点所对应的校验序列)和第二校验序列(即除信息节点、预打孔节点以外的变量节点所对应的校验序列)，对第一校验序列以及第二校验序列进行打孔，得到LDPC码，LDPC码包括信息序列和打孔剩下的比特。

当然，以上只是示例，还可以有其他的编码过程，在此不再逐一举例说明。

根据本申请实施例提供的LDPC码原型图，采用全部LDPC码原型图编码时，构成1/12码率的LDPC码，LDPC码原型图的所有行发挥作用，除了第一行之外，所有包含子矩阵A的行提供节点之间的连通性，其它行提供外部信息，从而可以有效降低误码率平层，实现在LDPC码的码长较短、编译码复杂度不变的情况下，提升LDPC码的纠错性能。

可选的，全码率1/12编码数据打孔掉一半，可以构成一个1/6码率编码。此时LDPC码原型图的前10行发挥作用。连通性只通过子矩阵A发生作用，除第一行之外，圈通过子矩阵A产生，这样能够限制小圈在第一行以外的行形成。进一步平衡圈长和连接性。该编码可以进一步对校验位打孔，只传输前1/4编码后的数据构成1/3码率编码，只有LDPC码原型图的前四行发挥作用。这四行中的后三行互相没有连接关系，都向第一行提供外部信息，间接的构成一个整体，从而进一步提升LDPC码的纠错性能。

基于上述描述，如图4所示，为本申请实施例提供的一种LDPC码接收方法流程示意图。

执行图4方法流程的主体可以是终端、基站等接收设备，本申请实施例对此并不限定。同时，需要说明的是，本申请实施例中，发送设备为终端时，接收设备可以为基站等设备；发送设备为基站端时，接收设备可以为终端等设备。当然，此处只是示例，发送设备与接收设备并不限于上面的描述，在此不再逐一举例说明。

参见图4，该方法包括：

步骤401：接收LDPC码。

步骤402：根据LDPC码校验矩阵对所述LDPC码进行译码。

步骤402中，关于子矩阵A、B、C、D、E以及M、N、m等描述可以参考步骤101至步骤102，在此不再赘述。

LDPC码校验矩阵是由与LDPC码校验矩阵对应的LDPC码原型图进行扩展后获得的，具体的扩展方法，本申请并不限定。

同样的，具体如何根据LDPC码校验矩阵对所述LDPC码进行译码，本申请实施例对此并不限定，在此不再赘述。

基于相同的技术构思，本申请实施例还提供一种LDPC码发送装置，该装置可执行上述方法实施例。

如图5所示，为本申请实施例提供一种LDPC码发送装置结构示意图。

参见图5，该装置包括：

处理单元501，用于获取LDPC码校验矩阵；

所述处理单元501，用于根据所述LDPC码校验矩阵进行编码，获得LDPC码；

收发单元502，用于发送所述LDPC码。

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

基于相同的技术构思，本申请实施例还提供一种LDPC码发送装置，该装置可执行上述方法实施例。

如图6所示，为本申请实施例提供一种LDPC码发送装置结构示意图。

参见图6，该装置包括：

处理器601，用于获取LDPC码校验矩阵；

所述处理器601，用于根据所述LDPC码校验矩阵进行编码，获得LDPC码；

收发机602，用于发送所述LDPC码。

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

基于相同的技术构思，本申请实施例还提供一种LDPC码接收装置，该装置可执行上述方法实施例。

如图7所示，为本申请实施例提供一种LDPC码发送接收装置结构示意图。

参见图7，该装置包括：

收发单元701，用于接收LDPC码；

处理单元702，用于根据LDPC码校验矩阵对所述LDPC码进行译码；

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

基于相同的技术构思，本申请实施例还提供一种LDPC码接收装置，该装置可执行上述方法实施例。

如图8所示，为本申请实施例提供一种LDPC码发送接收装置结构示意图。

参见图8，该装置包括：

收发机801，用于接收LDPC码；

处理器802，用于根据LDPC码校验矩阵对所述LDPC码进行译码；

可选的，m小于5；

子矩阵A中每行的行重为1、每列的列重为1；

子矩阵B中每行的行重为2、每列的列重为2；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每列的列重为3，且行重均匀分布；

子矩阵E为下三角矩阵，且中每列的列重为均小于或等于4。

可选的，m大于或等于5；

子矩阵A中每行的行重为3、每列的列重为3；

子矩阵B中每行的行重为3、每列的列重为3；

子矩阵C中每行的行重为3、每列的列重为3。

可选的，子矩阵D中每行的行重为3、每列的列重为3；

子矩阵E为下三角矩阵，且每列的列重为均小于或等于4。

可选的，M为22的整数倍，N为24的整数倍。

本申请实施例中，图6以及图8收发机可以是有线收发机，无线收发机或其组合。有线收发机例如可以为以太网接口。以太网接口可以是光接口，电接口或其组合。无线收发机例如可以为无线局域网收发机，蜂窝网络收发机或其组合。处理器可以是中央处理器(英文：central processing unit，缩写：CPU)，网络处理器(英文：network processor，缩写：NP)或者CPU和NP的组合。处理器还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(英文：application-specific integrated circuit，缩写：ASIC)，可编程逻辑器件(英文：programmable logic device，缩写：PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(英文：complex programmable logic device，缩写：CPLD)，现场可编程逻辑门阵列(英文：field-programmable gate array，缩写：FPGA)，通用阵列逻辑(英文：generic array logic,缩写：GAL)或其任意组合。

其中，图6以及图8中还可以包括总线接口，总线接口可以包括任意数量的互联的总线和桥，具体由处理器代表的一个或多个处理器和存储器代表的存储器的各种电路链接在一起。总线接口还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机提供用于在传输介质上与各种其他设备通信的单元。处理器负责管理总线架构和通常的处理，存储器可以存储处理器在执行操作时所使用的数据。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请权利要求的范围之内，则本申请也意图包含这些改动和变型在内。

完整全部详细技术资料下载

当前第1页1 2 3

该技术已申请专利。仅供学习研究，如用于商业用途，请联系技术所有人。
技术研发人员：吴小宁;姜明;赵春明;马亮
技术所有人：华为技术有限公司
我是此专利的发明人

上一篇：一种高隔离三刀五掷全交叉开关的制作方法
上一篇：轨迹压缩方法、装置、存储介质及电子设备与流程

该领域下的技术专家
如您需求助技术专家，请点此查看客服电话进行咨询。
1、田老师：1: 建筑节能绿色建筑能耗的模拟与检测(EnergyPlus)；建筑碳排放和生命周期评价；城市微气候、建筑能耗与太阳能技术的相互影响；地理信息系统(GIS)和空间回归方法用于城市建筑能耗分析；不确定性、敏感性分析和机器学习方法应用于建筑能耗分析(R)；贝叶斯方法用于城市和单体建筑能源分析 2: 过
2、孙老师：1.振动信号时频分析理论与测试系统设计 2.汽车检测系统设计 3.汽车电子控制系统设计
3、毕老师：机构动力学与控制
4、王老师：1.计算机网络安全 2.计算机仿真技术
5、周老师：1.智能机器人技术 2.智能检测与控制技术 3.机构运动学与动力学 4.机电一体化技术
如您是高校老师，可以点此联系我们加入专家库。