1.一种亚纳秒级数字延时脉冲发生装置，包括触发信号生成模块(2)、温补晶振(3)、触摸屏(7)和通信模块(8)分别与FPGA模块(4)连接，FPGA模块(4)经斜坡电路模块(5)和输出驱动模块(6)与延时输出端口(9)连接组成，其特征在于，斜坡电路模块(5)经电容放电补偿模块(10)与FPGA模块(4)连接，输出驱动模块(6)与FPGA模块(4)连接构成。
2.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，触发信号生成模块(2)是由放大整形电路(11)经高速比较器(13)、FPGA模块(4)和D/A(14)与高速比较器(13)连接，电压跟随电路(12)经高速A/D(15)与FPGA模块(4)连接构成。
3.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，是由抖动补偿电路(17)分别经A通道数字延时(18)、B通道数字延时(19)、C通道数字延时(20)和D通道数字延时(21)与斜坡电路模块(5)连接，抖动补偿电路(17)与斜坡电路模块(5)连接，NIOS Ⅱ软核(22)经斜坡电路模块(5)、输出驱动模块(6)和自动校准单元(23)与NIOS Ⅱ软核(22)连接构成。
4.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，斜坡电路模块(5)包括T0通道斜坡电路(24)、A通道斜坡电路(25)、B通道斜坡电路(26)、C通道斜坡电路(27)和D通道斜坡电路(28)分别与输出驱动模块(6)连接。
5.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，输出驱动模块(6)包括T0通道输出驱动模块(34)、A通道输出驱动模块(35)、B通道输出驱动模块(36)、C通道输出驱动模块(37)和D通道输出驱动模块(38)与延时输出端口(9)中的T0、A、B、C、D输出端口对应连接。
6.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置的工作方法，其特征在于，延时脉冲发生装置有外触发和自触发两种工作模式：
a、启动数字延时脉冲发生装置，通过触摸屏设置延迟时间，选择外触发工作模式，当检测到外部触发信号时，
b、首先，通过触发信号生成模块(2)对其进行整形；
c、其次，输出至FPGA模块，该模块利用斜坡电路模块(5)和温补晶振(3)生成延时时间，
d、然后，电容放电补偿模块(10)对充电电容进行补偿，再由输出驱动模块6提供输出信号的驱动能力和极性选择功能；
e、最终传递至输出端口；
f、选择自触发工作模式：
g、首先检查数字延时脉冲发生装置精度，如器件参数、工作环境发生变化，启动自动校准；
h、由FPGA模块(4)与温补晶振模块(3)完成数字延时；
i、数字延时完成后，向斜坡电路模块(5)发出启动信号，开始模拟延时；
j、模拟延时完成后，向驱动输出模块(6)发出启动信号，由输出驱动模块(6)提供输出信号的驱动能力和极性选择功能。