数模转换器电路和信号处理系统的制作方法

本公开总体涉及混合信号电路，并且更具体地涉及数模转换器电路和信号处理系统。

背景技术：

电路设计者趋于喜欢提高音频电路、收音机、有线通信装置、数据传输系统等的信噪比的设计，作为总体目标。一般地，提高信噪比的两个基本方式包括：利用较少损耗或具有较低噪声的通信路径，或者替换地通过增大增益级的增益。然而，在一些无线通信系统(诸如码分多址存取系统)中，存在恒定反馈处理系统以最小化信号功率水平，同时保持一定信噪比以降低与其它信号干扰的可能性。

有时，增加增益的解决方案更难以实现。例如，便携式系统的一个有冲突的目标是通过最小化功耗来最大化电池寿命。此外，当实现装置中增益的缩放时，电源电压减小从而留下更少的上升空间来增大增益水平以提高信噪比。一般地，降低电源电压及其相关功率趋于降低信噪比和信号或系统操作的动态范围。

更具体地，现在一些集成电路设计使用大约等于3.3伏的电源电压。与此形成对照的，之前的集成电路使用等于或大于5伏的电源。这些特定趋势与某些设计目标相反，诸如提高数模转换器的性能的目标。在音频系统领域中，经常需要大于100分贝(dB)的信噪比和动态范围来获得期望的系统性能。数模转换器广泛用于音频系统领域并且是基本电路。由于半导体工艺进步导致的日益小型化继续驱动着电源电压电平以及模拟信号的输出范围减小。此外，数模转换器的信噪比和动态范围将趋于减小。因此，面对这种趋势，需要保持或增大信噪比。

技术实现要素：

根据本公开的一个方面，提供了一种数模转换器电路，包括：第一数模转换器，所述第一数模转换器基于接收的多位数字数据并基于接收的时钟产生第一模拟输出信号；第二数模转换器，所述第二数模转换器基于所接收的多位数字数据并基于所接收的时钟产生第二模拟输出信号，其中所述第一数模转换器和所述第二数模转换器并行连接并且处理包括所述多位数字数据的相同输入信号；低通滤波器，所述低通滤波器连接为接收所述第一模拟输出和所述第二模拟输出，并被配置为对所述第一模拟输出和第二模拟输出求和并对求和的第一模拟输出和第二模拟输出滤波以产生入向模拟信号；以及放大器，所述放大器连接为接收所述入向模拟信号以产生放大的入向模拟信号。

在一个实施例中，所述第一数模转换器和第二数模转换器每个分别产生差分的第一模拟输出信号和第二模拟输出信号。

在一个实施例中，所述低通滤波器被配置为接收所述差分的第一模拟输出信号和第二模拟输出信号，并且对所述差分的第一模拟输出信号和第二模拟输出信号进行求和和滤波，以产生差分的入向模拟信号。

在一个实施例中，所述放大器在正输入端子和负输入端子处接收所述差分的入向模拟信号，并且在放大器输出处产生放大的单端的入向模拟信号。

在一个实施例中，第一RC滤波器包括并联耦接的电阻元件和电容元件，所述电阻元件和电容元件跨接所述放大器的第一输入端子到放大器输出以创建滤波的反馈路径，并且所述放大器的第二输入端子连接到包括并联耦接的电阻元件和电容元件的第二RC滤波器的第一公共节点，并且其中所述第二RC滤波器的第二节点连接到地或电路公共电压之一。

在一个实施例中，所述放大器产生所述放大的入向模拟信号，所述放大的入向模拟信号具有被放大了N倍的信号而噪声分量仅被放大了N的平方根倍，其中N表示并行连接的数模转换器的数量。

在一个实施例中，所述数模转换器电路还包括至少三个并行连接的数模转换器，所述至少三个并行连接的数模转换器基于所接收的多位数字数据并基于所接收的时钟产生模拟输出信号，其中信噪比被放大了等于或大于N/(N的平方根)的比例，其中N表示并行连接的数模转换器的数量。

根据本公开的一个方面，提供了一种信号处理系统，包括：数据源，所述数据源生成出向数字信号；数字处理电路，所述数字处理电路被配置为内插、调制和产生基于所述出向数字信号格式化的数字数据；信号转换模块，所述信号转换模块包括多个并行连接的数模转换器，所述数模转换器被配置为将所述数字数据转换以产生出向模拟信号，所述出向模拟信号具有被放大了等于或大于N/(N的平方根)的比例的信噪比，其中N表示并行连接的数模转换器的数量；以及模拟处理电路，所述模拟处理单元电路所述模拟信号。

在一个实施例中，所述模拟处理电路包括用于产生要被至少一个扬声器转换为声音的音频信号的音频处理电路和收音机的模拟前端的至少一个。

在一个实施例中，所述信号转换块包括：第一数模转换器，所述第一数模转换器基于接收的多位数字数据并基于接收的时钟产生第一模拟输出信号；第二数模转换器，所述第二数模转换器基于所接收的多位数字数据并基于所接收的时钟产生第二模拟输出信号，其中所述第一数模转换器和所述第二数模转换器并行连接并且处理包括所述多位数字数据的相同输入信号；低通滤波器，所述低通滤波器连接为接收所述第一模拟输出和所述第二模拟输出，并被配置为对所述第一模拟输出和第二模拟输出求和并对求和的第一模拟输出和第二模拟输出滤波以产生入向模拟信号；以及放大器，所述放大器连接为接收所述入向模拟信号以产生放大的入向模拟信号。

根据本公开，提供了改进的数模转换器和信号处理系统，其具有改善的信噪比和动态范围。

附图说明

通过参考附图，可以更加容易理解本公开，并且其多个特征和优点对本领域技术人员更明显，在附图中：

图1是根据一个实施例的包括Sigma-Delta数模转换器模块的数字和模拟电路系统的框图。

图2是根据一个实施例的用于单端信号的数模转换器系统的部分框图和部分示意图。

图3是根据一个实施例的用于差分信号的数模转换器系统的部分框图和部分示意图。

图4是根据一个实施例的差分数模转换器系统的部分框图和部分示意图。

图5是根据本申请一个替换实施例的部分以框图形式并且部分以示意图形式示出的差分数模转换器系统的部分框图和部分示意图，其包括至少三个并行耦接的数模转换器模块。

图6是根据一个实施例的电容式数模转换器的部分框图和部分示意图。

图7是根据一个实施例的可以用于替代数模转换器的电容元件以允许电路系统在操作期间被调节的电容器组的部分框图和部分示意图。

图8是示出根据一个实施例的用于将数字信号转换为模拟信号的方法的流程图。

图9是包括多个多位切换电容器数模转换器的一个实施例的功能框图。

图10是包括多个多位切换电容器数模转换器的一个替换实施例的功能框图。

图11是示出包括多个多位切换电容式数模转换器的替换实施例的功能框图。

图12是用于数字电路系统的替换实施例的功能框图。

在不同附图中使用相同附图标记指示相似或相同项。除非另有说明，词“耦接的”及其相关动词形式包括通过本领域已知的方式的直接连接和间接电连接，并且除非另有说明，直接连接的任何描述也暗示了使用合适的间接电连接形式的替换实施例。

具体实施方式

图1是根据一个实施例的包括Sigma-Delta数模转换器模块的数字和模拟电路系统的框图。图1的系统是一种混合信号系统，其包括数字电路系统10，数字电路系统10执行24位数字输入信号的数字处理并产生处理的数字信号到将模拟电路系统12，模拟电路系统12将数字信号转换为出向模拟信号。更具体地，在描述的实施例中，数字电路系统10的内插滤波器14接收24位数字输入，并且对该数字输入执行内插滤波。内插滤波器14的输出被产生到数字地调制内插滤波器14的输出的多位Sigma-Delta调制器16。由Sigma-Delta调制器16产生的调制的输出随后被搅乱器(shuffler)18搅乱，这降低了诸如电阻器和电容器这样的模拟元件的失配。

模拟电路系统12接收由数字电路系统10产生的数字信号。更具体地，数模转换器20基于从数字电路系统10接收的数字信号产生模拟信号。由数模转换器20产生的模拟信号被产生到低通滤波器22，该低通滤波器22对模拟信号进行低通滤波以产生出向模拟信号。随后，根据特定系统,由后续的下游模拟处理电路系统处理该出向模拟信号。

在操作中，Sigma-Delta数模转换器使用噪声成形技术和过采样技术来获得高性能的数模转换。更具体地，Sigma-Delta调制器在调制信号的同时执行噪声成形。模拟电路系统使用离散时间数模转换器电路系统以将数字信号转换为模拟形式。例如，多位切换电容器数模转换器和低通滤波器被用来产生具有提高的信噪比的模拟输出信号。

如以下将更详细描述的，由多个并行耦接的数模转换处理模块将由Sigma-Delta调制器产生的数字数据转换为模拟的，而不需要划分数字信号。这从数模转换级获得了更高的信噪比和更高的动态范围。本质上，信号分量被放大了N倍，其中N表示并行耦接的数模转换模块的数量，而噪声分量被放大了等于N的平方根的倍数。因此，信噪比提高了N/(N的平方根)倍。举例来说，如果N＝4，信噪比提高了2倍，因为4/(4的平方根)＝2。

图2是根据一个实施例的用于单端信号的数模转换器系统的部分框图和部分示意图。更具体地，图2示出了根据一个实施例的将数字信号转换为模拟信号的系统的模拟部分。数模转换器30和32被连接来接收数字信号。数模转换器30的输出连接到低通滤波器34的输入。数模转换器32的输出也连接到低通滤波器34的输入。数模转换器30和32的输出是单端信号。低通滤波器34被配置来对接收的数模转换器30和32的输出进行求和和低通滤波，并且产生低通滤波的输出给低通滤波器36。在所描述的实施例中，低通滤波器36包括放大器38、连接为接收到低通滤波器的输入并连接到放大器38的输入(例如，负输入)的电阻元件40、以及与电容元件44在来自放大器38的输出和输入(此处，负输入)的反馈回路中并联连接的电阻元件42。应当理解，低通滤波器36的单端低通滤波器实施例仅是一个实施例，并且可以容易地使用用于低通滤波器的替换设计。

图3是根据一个实施例的用于差分信号的数模转换器系统的部分框图和部分示意图。输入数字信号被产生到数模转换器50以及数模转换器52。数模转换器50和52也接收时钟信号。数模转换器50和52中的每一个将入向数字信号转换为模拟信号，并产生模拟信号给低通滤波器54。

低通滤波器54对从数模转换器50和52接收的两个模拟信号求和，并且然后对求和的模拟信号进行低通滤波以产生差分的低通滤波的模拟信号给低通滤波器56。电阻器58和60接收低通滤波器54的输出，并且将接收的信号(低通滤波器54的差分的低通滤波的输出)引导到放大器62的正输入和负输入。滤波器64连接在放大器62的输出和放大器62的负输入之间，而滤波器66连接在放大器62的正输入和地(或，电路公共电压)之间。放大器62和滤波器64和66以及电阻器58和60的组合形成低通滤波器56。低通滤波器56提供了对低通滤波器54的输出的附加的低通滤波。

在操作中，数模转换器50和52两者都基于时钟(相同时钟)将相同的接收的数字信号转换为模拟信号。接收由数模转换器50和52产生的模拟输出信号的低通滤波器54对两个模拟信号求和，以及对它们低通滤波。根据一个实施例，求和功能是增益增大的至少部分原因。如之前关于图1描述的，该拓扑操作来将信号增大N倍，而将噪声信号增大N的平方根倍。

图4是根据一个实施例的部分以框图形式并且部分以示意图形式示出的差分数模转换器系统的部分框图和部分示意图。结合图4可以看出，数模转换器50和52如前面关于图3描述的那样连接以接收数字信号和时钟信号。数模转换器50包括一对输出，主要是差分输出，所述一对输出的信号分量被产生到低通滤波器54。类似地，数模转换器52包括一对输出，所述一对输出产生差分输出信号分量给低通滤波器54。

低通滤波器54的输出经由所示的电阻元件72、74、76和78被提供到低通滤波器56的放大器62的输入。滤波器64连接在放大器62的负输入和放大器62的输出之间。第二滤波器66连接在放大器62的正输入和地(或电路公共电压)之间。滤波器64和66也提供低通滤波器功能。可以看到，滤波器64和66中的每一个包括与电容元件并联的电阻元件。在一个实施例中，如果电容器组或电阻器组用于电容和电阻元件，则可以调节滤波器64和66的滤波器响应。

可以进一步看出，低通滤波器54和和低通滤波器56共同地包括四对串联连接的电阻器。低通滤波器54和56的各对串联连接的电阻器中的每一对之间的中心节点连接到另一对串联连接的电阻器的中心节点并连接到电容元件。在各对串联连接的电阻器的输入侧上，每个电阻元件连接为接收由数模转换器50或数模转换器52产生的差分信号的正分量或负分量。

更具体地，数模转换器50的差分输出的负分量产生到电阻元件80的输入侧。电阻元件80的输出侧连接到电阻元件72的输入侧。数模转换器50的差分输出的正分量产生到电阻元件86的输入侧。电阻元件86的输出侧连接到电阻元件78的输入侧。数模转换器52的差分输出的负分量产生到电阻元件82的输入侧。电阻元件82的输出侧连接到电阻元件74的输入侧。数模转换器52的差分输出的正分量产生到电阻元件84的输入侧。电阻元件84的输出侧连接到电阻元件76的输入侧。电阻元件72和74的输出侧连接到放大器62的负输入端子，而电阻元件76和78的输出侧连接到放大器62的正输入端子。连接电阻元件80和72以及电阻元件82和74的节点连接到电容元件88的一侧。连接电阻元件84和76以及电阻元件86和78的节点连接到电容元件88的另一侧。可以看到，电阻器72、74、76和78以及滤波器64和66和放大器62的组合形成低通滤波器56，该低通滤波器56提供对低通滤波器54的差分输出的附加的差分低通滤波。

在操作中，如上所述的低通滤波器54的配置用于不仅对数模转换器50和52的差分输出进行低通滤波，而且用于对这些输出信号求和或相加。然后低通滤波器54产生求和并滤波的差分输出给放大器62的输入。

图5是根据本实用新型一个替换实施例的部分地以框图形式并且部分以示意图形式示出的差分数模转换器系统的部分框图和部分示意图，其包括至少三个并行耦接的数模转换器模块。结合图5可以看出，由电平移位器和D型触发器90接收数字信号。电平移位器和D型触发器90将数字信号电压电平从第一电平转移到第二电平。在一个实施例中，第一电平等于1.2伏，并且第二电平等于3.3伏。电平移位器92接收第一电压电平(例如，1.2伏)的时钟，并且产生第二电压电平(例如，3.3伏)的时钟。前面就图3和4描述的数模转换器50和52以及数模转换器94接收第二电压电平的数字信号和第二电压电平的时钟信号。

数模转换器(DAC)50、52和94每个包括一对输出，即差分输出，差分输出的信号分量产生到低通滤波器54。更具体地，DAC 50的差分输出产生到电阻元件80和86。DAC 52的差分输出产生到电阻元件82和84。DAC 94的差分输出产生到电阻元件96和98。电阻元件96、80、82、84、86和98连同如示出的连接到这些电阻元件的电容元件88形成低通滤波器54。低通滤波器54的输出产生到低通滤波器56。低通滤波器56包括电阻元件100、72、74、76、78和102。电阻元件100、72、74、76、78和102如图所示地连接到电阻元件96、80、82、84、86和98以及电容元件88。低通滤波器56还包括连接在放大器62的减输入和放大器62的输出之间的滤波器64。第二滤波器66连接在放大器62的加输入和地(或电路公共电压)之间。可以看到，滤波器64和66中的每一个包括并联连接到电容元件的电阻元件。在一个实施例中，如果电容器组或电阻器组用于电容和电阻元件，则可以调节滤波器64和66的滤波器响应。电阻元件100、72、74、76、78和102以及放大器62和滤波器64和66的组合形成低通滤波器56。低通滤波器56提供对低通滤波器54的输出的附加的低通滤波。

可以进一步看到，低通滤波器54和低通滤波器56共同地形成六对串联连接的电阻器。各对串联连接的电阻器中每一对之间的中心节点连接到其它两对串联连接的电阻器的中心节点并连接到电容元件。在各对串联连接的电阻器的输入侧上，每个电阻元件连接以接收由数模转换器50、52或94产生的差分信号的正分量或负分量。更具体地，三对串联连接的电阻器接收三个数模转换器50、52和94的负分量，而三对串联连接的电阻器接收三个数模转换器50、52和94的正分量。

更具体地，数模转换器50的差分输出的负分量产生到电阻元件80的输入侧。电阻元件80的输出侧连接到电阻元件72的输入侧。数模转换器50的差分输出的正分量产生到电阻元件86的输入侧。电阻元件86的输出侧连接到电阻元件78的输入侧。数模转换器52的差分输出的负分量产生到电阻元件82的输入侧。电阻元件82的输出侧连接到电阻元件74的输入侧。数模转换器52的差分输出的正分量产生到电阻元件84的输入侧。电阻元件84的输出侧连接到电阻元件76的输入侧。电阻元件100、72和74的输出侧连接到放大器62的负输入端子，而电阻元件102、76和78的输出侧连接到放大器62的正输入端子。连接电阻元件96和100、80和72以及82和74的节点连接到电容元件88的一侧。连接电阻元件98和102、84和76以及86和78的节点连接到电容元件88的另一侧。可以看到，电阻器100、102、72、74、76和78以及滤波器64和66以及放大器62的组合形成低通滤波器56，所述低通滤波器56提供了对低通滤波器54的差分输出的附加的差分低通滤波。虽然示出了三个数模转换器，替换实施例可以包括附加的数模转换器。也可以类似地包括和配置附加的电阻器对。

在操作中，如上所述的低通滤波器54的配置用于不仅对数模转换器50、52和94的差分输出进行低通滤波，而且用于对这些输出信号求和或相加。然后低通滤波器54产生求和并滤波的差分输出到放大器62的输入。通过比较图4和5应该理解，对每个数模转换器有两个电阻器对。对于每个数模转换器，一个电阻器对接收负差分输出分量，并且一对接收正差分分量。接收负差分输出分量的电阻器对的中心节点都连接到彼此并连接到电容器88的一侧，而接收正差分输出分量的电阻器对的中心节点都连接到彼此并连接到电容器88的另一侧。

图6是根据一个实施例的电容式数模转换器的部分框图和部分示意图。如前所述的，该数模转换器是以相对简单的电路系统实现高性能的电容型转换器。为了支持这样的高性能过采样处理，数模转换器的配置包括由开关定时控制器110控制的相当数量的开关和电容元件。更具体地，对于所描述的实施例示出了六个输入。对于接收数字信号的正数字分量的三个输入，每个输入连接到开关SW(1)_P到SW(n)_P，或者，对于接收数字信号的负数字分量的三个输入，每个输入连接到开关SW(1)_N到SW(n)_N。

开关的输出分别连接到C(1)_P到C(n)_P电容元件(对于正信号分量)和C(1)_N到C(n)_N电容元件(对于负信号分量)。C(1)_P到C(n)_P电容元件的其余端连接到差分放大器112的正输入。C(1)_N到C(n)_N电容元件的其余端连接到差分放大器112的负输入。差分放大器112在产生VOUT_P和VOUT_N的正和负输出端子处产生差分模拟输出。

此外，放大器112的正输出端子连接到反馈电容器CF_N的一端，并且放大器112的负输出端子连接到反馈电容器CF_P的一端。CF_N的另一端连接到放大器112的负输入，而CF_P的另一端连接到放大器112的正输入。此外，三个反馈开关SW(1)_NF到SW(n)_NF分别连接在放大器112的正输出端子到开关SW(1)_N到SW(n)_N的输出端之间。类似地，三个反馈开关SW(1)_PF到SW(n)_PF分别连接在放大器112的负输出端子到开关SW(1)_P到SW(n)_P的输出端之间。最后，参考电压VREF分别经由开关SW(11)_P和SW(11)_N连接到开关SW(12)_P和SW(12)_N的输入。开关SW(12)_P和SW(12)_N的输出分别连接到放大器112的正和负输入。

在操作中，开关定时控制器110基于过采样时钟速率生成控制信号(为了保持附图更简洁，此处未示出)，以打开和闭合开关来过采样数字数据并对电容元件充电和放电，从而基于数字输入信号生成模拟输出信号。开关定时控制器110可以是分立模块或电路，或者可以由处理器执行的逻辑来限定。

图7是根据一个实施例的可以用于替代数模转换器的电容元件以允许电路系统在操作期间被调节的电容器组的部分框图和部分示意图。应当理解，可以类似地构建并且控制电阻器组以调节电阻。一般技术人员可以考虑并联连接装置的影响以确定适当的电容或电阻值。具体地，由于并联的电容元件可以被求和来确定总电容，而并联的电阻元件减小其总电阻。

电容元件C(1)_N到C(n)_N和C(1)_P到C(n)_P以及CF_N和CF_P中的任意一个或全部可以由与此处图7中示出的类似的电容组来代替。此处，在图7的实施例中，八个电容元件C(1)到C(8)每个分别与选择开关SW(1)到SW(8)并行连接。电容控制器114连接来传递八个控制信号以闭合或打开开关SW(1)到SW(8)。电容元件中的每一个被类似地设计尺寸。替换地，它们可以以步进的方式来设计尺寸。控制器114选择连接哪些电容元件以调节电容。

图8是示出根据一个实施例的用于将数字信号转换为模拟信号的方法的流程图。最初，数字电路将出向数字信号内插、数字地调制和格式化以产生多位数据(120)。然后模拟电路将接收该多位信号和时钟(122)，并且将对数字数据和时钟进行电平移位，并产生电平移位的数据和时钟给多个DAC(124)。第一DAC将产生第一模拟输出信号(126)。

第二DAC将产生第二模拟输出信号(128)。然后，方法包括对来自第一和第二DAC的第一和第二模拟输出信号进行低通滤波并求和(130)，以及产生滤波并放大的模拟信号给下列中的一个：无线收发机处理电路系统、音频处理电路系统或至少一个扬声器(132)。

图9是包括多个多位切换的电容器数模转换器的一个实施例的功能框图。之前已经描述过的电路元件在此将不再描述。可以看到，如前描述的，数字电路系统10包括内插滤波器14、调制器16和搅乱器(shuffler)18。此外，电平移位器和D触发器90以及电平移位器92被配置来提供电平移位的和钟控的数字比特流给所示的多个多位切换电容式DAC 150-154。多位切换电容式DAC 150-154可以如前所述的配置。然后多位切换电容式DAC 150-154的输出被产生到低通滤波器54，低通滤波器54产生模拟输出以用于后续处理。

由于如前面那样，信号电平被提高了N倍而噪声增大了N的平方根倍，因此在该实施例中提高了信噪比水平。单端输出减少了输出端子的数量，并因此需要外部处理模块来处理出向数据。

图10是包括多个多位切换电容器数模转换器的一个替换实施例的功能框图。此处，替代使用如前所述的一个数字电路系统10，多个数字电路系统块160、162和164分别提供数字数据流给相应的多个电平移位器模块166、168和170，每个电平移位器块具有D触发器。电平移位器172提供电平移位的时钟到电平移位器块166、168和170以及多位切换电容式DAC 174、176和178中的每一个。

此处，N个单元的数字处理模块支持接收和处理多个(例如，差分的)数字数据流。因此，差分数字信号源的输入也是可能的。这可以例如支持各种混合方案。

图11是示出包括多个多位切换电容数模转换器的替换实施例的功能框图。此处，数字电路系统10分别提供了多个比特流到相应的多个电平移位器模块166、168和170，每个电平移位器模块具有D触发器。电平移位器172提供了电平移位的时钟到电平移位器模块166、168和170以及多位切换电容DAC 174、176和178中的每一个。

图12是用于数字电路系统10的替换实施例的功能框图。然而，如图12所示，数字电路系统10包括一个内插滤波器180，但是包括多个产生调制的数据到搅乱器188、190和192的多位sigma delta调制器182、184和186。搅乱器188、190和192产生数字数据流到例如图11的电平移位器模块中的电平移位器模块166、168和170。

图11和12的实施例允许例如降低失配的处理。此外，使用引入抖动(dither)(任何种类)调制器降低了失真、量化噪声、不需要的相关性等。因此，降低了量化噪声。这进一步降低了低通滤波需求以允许较简单电路设计。

以上公开的主题应认为是示例性的而不是限制性的，并且所附权利要求意在覆盖落入权利要求的实际范围内的所有这些修改、增强和其它实施例。

此外，可以用硬件和软件的各种组合来实现块和电路元件，并且软件组件可以存储于计算机可读存储介质中，用于由至少一个处理器执行。此外，图8中示出的方法也可以被存储于计算机可读存储介质中并由至少一个处理器执行的指令管理。图8中示出的操作中的每一个可以与存储于非暂态计算机存储器或计算机可读存储介质中的指令相对应。在各种不同实施例中，非暂态计算机可读存储介质包括磁盘或光盘存储装置、固态存储装置(诸如闪存存储器)或(一个或多个)其它非暂态存储器装置。存储在非暂态计算机可读存储介质上的计算机可读指令可以是由一个或多个处理器解译和/或执行的源代码、汇编语言代码、对象代码或其它指令格式。

根据DAC电路的一个方面，第一和第二DAC中的每一个包括多位切换电容器类型DAC，其具有连接以并行接收多位数字数据的“n”个输入，并且其中接收的时钟驱动第一和第二DAC以将接收的多位数字数据转换为模拟信号。

根据另一方面，第一和第二DAC的“n”个输入中的每一个连接到电容器或电容器组中的一个。

根据又另一方面，第一多个电容器组连接以接收和处理差分多位数字数据的“正”侧，第一多个电容器组的每个电容器组具有进一步连接到DAC放大器的第一输入端子的公共连接的输出节点，第二多个电容器组连接以接收和处理差分多位数字数据的“负”侧，并且第二多个电容器组的每个电容器组具有进一步连接到DAC放大器的第二输入端子的公共连接的输出节点。

根据信号处理系统的又一方面，信号转换模块包括：基于接收的多位数字数据并基于接收的时钟产生第一模拟输出信号的第一DAC；基于接收的多位数字数据并基于接收的时钟产生第二模拟输出信号的第二DAC；基于接收的多位数字数据并基于接收的时钟产生第三模拟输出信号的第三DAC，其中第一、第二和第三DAC并行连接并且处理包括所述多位数字数据的相同输入信号；低通滤波器，被连接来接收第一、第二和第三模拟输出并被配置为对第一、第二和第三模拟输出求和并且对求和的第一、第二和第三模拟输出滤波以产生入向模拟信号；以及放大器，被连接来接收入向模拟信号以产生放大的入向模拟信号。

因此，在法律允许的最大范围内，本实用新型的范围由以下权利要求及其等同物的最宽泛允许的解释来确定，并且不应受以上具体描述所限制或局限。