分段式数模转换器的制造方法

分段式数模转换器的制造方法
【技术领域】
[0001] 本公开大体上涉及电子电路和信号处理，并且更加具体地，涉及一种分段式数模 转换器（DAC)和在ADC的反馈路径中包括分段式DAC的求和增量型（Sigma-delta，Σ Δ) 模数转换器（ADC)。

【发明内容】

[0002] 在一个实施例中，分段式数模转换器（DAC)将输入数字信号转换为输出模拟信 号，并且包括第一分段和第二分段、组合器、和控制器。第一分段包括第一数量的第一元件， 该第一元件配置为响应于数字信号的第一部分而生成第一模拟信号，并且第二分段包括第 二数量的第二元件，该第二元件配置为响应于数字信号的第二部分而生成第二模拟信号。 组合器配置为组合第一模拟信号和第二模拟信号以生成输出模拟信号，并且控制器配置为 去激活（deactivate)第一元件中的至少一个并且配置为激活（activate)第二元件中的至 少一个来替代第一元件中的该被去激活的至少一个。
[0003] 例如，这种分段式数模转换器（DAC)可以适合用在Σ △模数转换器（ADC)的反馈 路径中。与具有堪比的SNR的常规ADC相比，这种ADC可以具有大于或等于100分贝（dB) 的信噪比（SNR)，但是可以具有更少的部件，并且由此可以占用更少的面积。
【附图说明】
[0004] 图1是在反馈路径中包括数模转换器（DAC)的Σ Δ模数转换器（ADC)的示意图。
[0005] 图2是针对两个水平的输出偏移的线性DAC的数字输入对于模拟输出的曲线。
[0006] 图3是针对两个水平的输出偏移的非线性DAC的数字输入与模拟输出的曲线。
[0007] 图4是不分段式DAC的示意图。
[0008] 图5是分段式DAC的示意图。
[0009] 图6是图5的分段式DAC的操作的示意图。
[0010] 图7是根据一个实施例的分段式DAC的示意图。
[0011] 图8是根据一个实施例的图7的5位版本的分段式DAC的分段的示意图。
[0012] 图9是根据一个实施例的图7和图8的5位版本的分段式DAC的操作的示意图。
[0013] 图10是根据一个实施例的图7的6位版本的分段式DAC的分段的示意图。
[0014] 图IlA至图IlD是根据一个实施例的图7和图10的6位版本的分段式DAC的操 作的示意图。
[0015] 图12是根据一个实施例的包括含有图7的分段式DAC的Σ Δ ADC的系统的示意 图。
【具体实施方式】
[0016] 图1是Σ Δ模数转换器（ADC) 10的示意图。一般而言，Σ AADC 10对输入模拟信 号ANAL0G_IN进行过采样，并且将过采样的模拟信号ANAL0G_IN转换为具有比过采样速率 更低的采样速率的输出数字信号DIGITAL_OUT ;例如，采样速率可以等于或约等于奈奎斯 特（Nyquist)频率，并且过采样速率可以是采样速率的128倍。Σ AADC 10可以具有较低 的复杂度和成本，并且可以占用较小的面积，虽然与分辨率堪比的其他类型的ADC(例如， 闪速、逐次逼近）相比，提供的数字信号具有较高分辨率（例如，16位至24位）、较高信噪 比（SNR)、和较高线性度。
[0017] Σ AADC 10包括采样保持（SAH)电路12、组合器（在描述的实施例中的加法 器）14、环路滤波器16、N位量化器（例如，闪速ADC) 18、滤波器和抽取器20、和N位反馈DAC 22。并且，环路滤波器16包括两个积分器24和26 ;三个放大器28、30、和32,其具有相应的 增益Gl、G2、和G3 ;以及组合器（在描述的实施例中的加法器）34。因为环路滤波器16包 括两个积分器24和26,所以ADC 10可以称为二阶Σ AADC。
[0018] 仍然参照图1，对Σ AADC 10的操作进行描述。
[0019] SAH电路12以明显高于（例如，高128倍）奈奎斯特频率的过采样速率对模拟输 入信号ANAL0G_IN进行过采样，该奈奎斯特频率是ANAL0G_IN的所感兴趣的最高频率分量 的两倍。
[0020] 在采样周期期间，SAH电路12生成输入模拟信号ANAL0G_IN的模拟采样S，并且组 合器14从该模拟采样S减去模拟反馈信号FEEDBACK以生成模拟差分或者误差信号E。
[0021] 滤波器16对模拟差分信号E进行滤波，并且量化器18将模拟滤波信号AF转换为 具有明显低于输出数字信号DIGITAL_0UT的分辨率（例如，16位至24位）的分辨率（例 如，2位至6位）的中间数字信号ID。因为在滤波器16内的电路装置可以在其输入范围的 上下限处展现出明显的非线性行为，所以量化器18可以限制其输出范围以防止这种非线 性行为。例如，如果量化器18是5位量化器，那么，其不是生成在0至31全范围上的信号 ID，而是可以将ID的范围限制为4至29 ;相似地，如果量化器是6位量化器，那么，其不是 生成在0至63全范围上的信号ID，而是可以将ID的范围限制为6至58。
[0022] 滤波器和抽取器20降低中间数字信号ID的采样速率，并且增加中间数字信号ID 的分辨率，以生成数字输出信号DIGITAL_0UT。
[0023] 并且，N位反馈DAC 22将中间数字信号ID转换为模拟反馈信号FEEDBACK，并且将 FEEDBACK提供到组合器14。
[0024] SAH电路12、组合器14、环路滤波器16、N位量化器18、滤波器和抽取器20和N位 反馈DAC 22针对输入模拟信号ANAL0G_IN的每个后续采样S重复上面描述的操作序列。
[0025] 仍然参照图1，设想ADC 10的各种替代实施例。例如，环路滤波器16可以具有与 所描述的架构不同的架构。
[0026] 图1的Σ AADClO存在的一个潜在问题是，输出数字信号DIGITAL_0UT可以具有 对于一些应用而言太低的信噪比（SNR)。
[0027] 例如，如果DAC 22是4位DAC，OSR是128,并且ADC 10所需的SNR是100dB，那么 DAC的线性度需要超过100000/128分之I (lpart in 100000/128)，这是因为DAC非线性度 与ADC输入信号ANAL0G_IN直接相加。对于标准4位DAC 22而言，要实现这种高水平的线 性度可能很难，并且可能会明显增加 DAC 22的成本和复杂度。
[0028] 结果，为了确保反馈DAC 22是线性的，Σ AADC 10可以包括1位量化器18和1位 反馈DAC 22 ( 即，N = 1)。已知的是，1位DAC本质上是线性的，并且线性反馈DAC不会把 非线性失真加到输入采样S，并且因此不将非线性失真加到ADC输出信号DIGITAL_OUT。
[0029] 但是，包括1位量化器18和1位反馈DAC 22的ADC 10存在的一个潜在问题是， 对于一些应用而言，量化噪声的功率可能太高。虽然滤波器和抽取器20可以按照上面所描 述的滤除量化噪声，但是，因为量化噪声被从DIGITAL_0UT去除，从而实际上浪费了 ADC 10 生成量化噪声所消耗的功率。
[0030] 而且，包括1位量化器18和1位反馈DAC 22的ADC 10存在的另一潜在问题是， 用于由组合器14、滤波器16、量化器18、和反馈DAC 22形成的环路的稳定裕度，对于一些应 用而言可能太低。
[0031] 为了克服量化噪声功率太高和用于环路的稳定裕度太低的问题，Σ AADC 10可以 包括多位（例如，4彡N彡6)量化器18和多位（例如，4彡N彡6)反馈DAC 22。
[0032] 但是遗憾的是，多位DAC 22可能具有非线性输出，并且因此，可能将非线性失真 添加到输入采样S从而添加到ADC输出信号DIGITAL_0UT。并且，这种非线性失真可以表征 为，减少了 DIGITAL_0UT的SNR的噪声。
[0033] 图2是响应于线性斜坡数字输入信号而通过图1的相应线性版本的DAC 22生成 的模拟输出信号40和42的曲线。输出信号40由具有零输出偏移的线性多位第一版本的 DAC 22生成，并且输出信号42由具有非零输出偏移的线性多位第二版本的DAC生成。
[0034] 模拟输出信号40是线性的，这是因为，无论数字输入信号的值如何，第一版本的 DAC 22的增益都是恒定的。例如，对于为8的输入值，模拟输出信号40具有80毫伏的值， 达到80/8 = IOmVA最低有效位（LSB))的增益。相似地，对于为12的输入值，模拟输出信 号40具有120mV的值，也达到120/12 = 10mV/LSB的增益。穿过模拟输出信号40的每个 步骤的相同相应点的直虚线44示出：对于数字输入值的整个范围，第一版本的DAC 22的增 益是常数10mV/LSB。
[0035] 而且，第一版本的DAC 22具有零输出偏移，这是因为，对于为0的输入值，模拟输 出信号40等于零。或者，换言之，第一版本的DAC 22具有零输出偏移，这是因为模拟输出 信号40的曲线在y = 0处与y轴相交。
[0036] 仍然参照图2,由于上面描述的原因，由第二版本的DAC 22生成的模拟输出信号 42也是线性的。
[0037] 但是，第二版本的DAC 22具有非零输出偏移，这是因为，对于为0的输入值，模拟 输出信号42等于非零值。因为对于为0的输入值模拟输出信号42等于40mV，所以第二版 本的DAC 22的输出偏移是40mV。或者，换言之，第二版本的DAC 22具有40mV的输出偏移， 这是因为模拟输出信号42的曲线在y = 40mV处与y轴相交。
[0038] 参照图1和图2,可以从数学上表明，只要ADC 10的DAC 22生成具有恒定增益和 偏移的信号FEEDBACK，DAC就不会将任何非线性失真引入到信号FEEDBACK或者DIGITAL_ OUT中，即使DAC输出偏移不等于零。并且，当DAC 22的增益和偏移恒定时，环路滤波器16 或者滤波器和抽取器20,可以通过有效地将补偿增益或者偏移施加至DIGITAL_0UT，来补 偿增益或者偏移对输出数字信号DIGITAL_0UT可能具有的影响。例如，如果DAC 22偏移是 40mV，那么有效地，滤波器16或者滤波器和抽取器20可以将-40mV加到DIGITAL_0UT以抵 消该偏移。或者，例如，如果反馈DAC 22的增益是5,那么有效地，滤波器16或者滤波器和 抽取器20可以通过1/5倍抵消反馈DAC的增益来减小DIGITAL_0UT。
[0039] 图3是响应于线性斜坡数字输入信号而通过图1的相应非线性版本的DAC 22生 成的模拟输出信号50和52的曲线。信号50由具有零输出偏移的非线性多位第一版本的 DAC生成，并且信号52由具有非零输出偏移的非线性多位第二版本的DAC生成。
[0040] 模拟输出信号50是非线性的，这是因为第一非线性版本的DAC 22的增益随数字 输入信号的值而变化。例如，对于为8的输入值，模拟输出信号50具有90mV的值，达到90/8 =11. 25mV/LSB的增益。但是对于为12的输入值，模拟输出信号50具有120mV的值，达到 120/12 = 10mV/LSB的增益。观察这种非线性增益的另一种方式是：针对数字输入信号的 每个LSB增量，观察输出信号50的变化。例如，对于从3到4的输出信号的LSB增量，输出 信号50增加了 20mV，这相当于20mV/LSB的增益。但是，对于从9到10输入信号的LSB增 量，输出信号50增加了仅仅5mV，这相当于5mV/LSB的增益，是对于从3到4的LSB增量的 增益的25%。而且，DAC 22的非线性度的另一指示是，穿过输出信号50的每个步骤的相同 的相对点，无法绘出直线。
[0041] 而且，第一版本的非线性DAC 22具有零输出偏移，这是因为，对于为0的输入值， 模拟输出信号50等于零。
[0042] 由于上面描述的原因，由第二非线性版本的DAC 22生成的模拟输出信号52也是 非线性的。
[0043] 但是，第二非线性版本的DAC 22具有非零输出偏移，这是因为，对于为0的输入 值，模拟输出信号52等于非零值。因为对于为0的输入值模拟输出信号52等于40mV，所以 第二非线性版本的DAC 22的输出偏移是40mV。
[0044] 参照图1和图3,可以从数学上表明，如果ADC 10的DAC 22生成具有非恒定增益 的信号FEEDBACK，即，以非线性的方式，那么DAC会将非线性失真引入到信号FEEDBACK和 DIGITAL_0UT中，无论DAC输出偏移是否等于0。
[0045] 虽然该非线性失真可以表征为噪声并且作为噪声被处理，但是至少一些由非线性 失真导致的噪声在如此接近DIGITAL_0UT的采样频率的频率上，以致于使环路滤波器16或 者滤波器和抽取器20 (图1)阻断所有该噪声但不阻断所感兴趣的频率（即，构成DIGITAL_ OUT的有用频谱的频率）是不切实际的甚至是不可能的。观察由非线性反馈DAC 22导致的 非线性失真产生的噪声的另一种方式是，其可以使量化噪声占用的频带接近DIGITAL_0UT 的所感兴趣的分量的频带或者实际上与此频带重叠。
[0046] 参照图1至图3,可以通过成形（shape)非线性失真噪声来减少或者消除由多位版 本的反馈DAC 22引入到DIGITAL_0UT中的非线性失真，从而使得可以从DIGITAL_0UT滤除 非线性失真，或者从而使得能够按照不使DIGITAL_0UT失真的方式来转换非线性失真。
[0047] 如下面描述的，如果反馈DAC 22是非线性多位温度计式编码 (thermometer-coded) DAC，那么用于减少或者消除DAC所引入到DIGITAL_0UT中的非线性 失真的一种技术，是动态元素匹配（DEM)，诸如数据加权平均（DWA)。
[0048] 图4是图1的非线性多位版本的DAC 22的示意图。
[0049] 该版本的DAC 22包括2N-1个电流源元件6(^至6〇/_I,，其中N是输入至DAC的数 字信号的位数。在图4中示出的和下面描述的示例中，DAC 22是具有15个电流源元件6〇i 至6015的4位温度计式编码DAC (N = 4)。结果，电流源元件60的数量比数字输入信号可 以采用的可能值的总数量2M、1 (这是因为，对于为零的输入值，不需要激活电流源元件）。 在本示例中，因为N = 4位数字输入信号可以采用的可能值的总数量是24= 16,所以电流 源元件60的数量等于16-1 = 15。
[0050] 理想地，每个电流源元件60具有相同的增益G，并且因此，生成相同电流I，与其他 电流源元件在激活时一样。在节点62处，将来自所有电流源元件60的电流I求和，并且所 得电流1_^__是DAC 22的输出；如果DAC 22输出了电压，那么可以将电流I analc]g ciut親合 至温度补偿阻抗（未在图4中示出）以生成输出电压Vanak]g C]Ut(未在图4中示出）。
[0051] 表1示出了在4位数字输入信号的值与电流源元件60中的被激活以生成Ianaklg ciut 的电流源元件之间的一种可能的直观对应关系。
[0054] 参照图1、图2和图4,如果图4的4位温度计式编码DAC 22是理想的，即，对于所 有电流源元件60增益G都相同并且由此电流I也都相同，那么DAC 22是线性的，并且对于 线性斜坡数字输入信号，1_^_是线性的，像信号40和42-样。这种理想的040 22可 以描述为具有匹配的电流源元件，或者，更加简洁地说，匹配元件。
[0055] 遗憾的是，温度计式编码DAC极少（如果有的话）是理想的。即，一个电流源元件 的增益G以及由该一个电流源元件生成的电流，通常与其他电流源元件中的至少一个的增 益以及由该其他电流源元件中的至少一个生成的电流不同，即使仅仅是略有不同。
[0056] 例如，参照图1、图3和图4,如果图4的4位温度计式编码DAC 22是非理想的， 艮P，电流源元件6〇i具有增益G i并且生成电流I i，电流源元件602具有增益G 2