高速逐次逼近型模数转换器的电容阵列型数模转换器电路的制作方法
【技术领域】
[0001]本实用新型涉及模拟集成电路设计技术领域，尤其是一种高速逐次逼近型模数转换器的电容阵列型数模转换器电路。
【背景技术】
[0002]随着集成电路先进制造工艺技术的发展，半导体工艺已经发展到20纳米以下的节点。半导体工艺的进步给数字电路带来了低电源电压、低功耗、高集成度和小芯片面积等特点。但是对于模拟电路，传统器件的设计变得更加复杂和难以实现，因此在电路系统中将尽可能多的功能由模拟域转化到功能日益强大的数字域去实现成为研究热点。
[0003]模数转换器是搭建数字电路和模拟世界的桥梁和纽带，需要能够兼容深亚微米下低电源电压的需求，同时为了满足系统最大数字化的需求需要提供足够宽的输入信号带宽。电容阵列型逐次逼近型模数转换器因其极低功耗以及随着工艺进步转换速度的极大提升逐渐受到人们青睐，其在医疗仪器、工业控制及微机接口等领域应用越来越广泛。然而传统的采用二进制权重的电容阵列型数模转换器的输入总电容随转换精度成幂指数增加，严重限制了高精度下输入信号的带宽。同时，在最高位进行转换时，由于节点电容比较大，输入的基准电压需要有比较大的驱动能力，这将严重增加基准电路的功耗。
【实用新型内容】
[0004]本实用新型的目的在于提供一种既扩大了输入信号的带宽，又降低了基准电路的功耗，满足对高速模数转换器的高带宽低功耗的需求的高速逐次逼近型模数转换器的电容阵列型数模转换器电路。
[0005]为实现上述目的，本实用新型采用了以下技术方案:一种高速逐次逼近型模数转换器的电容阵列型数模转换器电路，包括全差分非二进制权重的开关电容阵列，其输入端分别接输入信号VIP、输入信号VIN、基准高电平VREFT和基准低电平VREFB，其输出端通过采样开关与动态比较器的输入端相连，动态比较器的输出端输出比较结果信号1至开关控制逻辑产生电路的输入端，开关控制逻辑产生电路的输出端输出多个开关控制信号至全差分非二进制权重的开关电容阵列。
[0006]所述全差分非二进制权重的开关电容阵列由第一开关电容阵列和第二开关电容阵列组成，所述采样开关由第一采样开关S1和第二采样开关S2组成，第一开关电容阵列的输入端分别接输入信号VIP、基准高电平VREFT和基准低电平VREFB，第一开关电容阵列的输出端通过第一米样开关S1与动态比较器的第一输入端相连，第二开关电容阵列的输入端分别接输入信号VIN、基准高电平VREFT和基准低电平VREFB，第二开关电容阵列的输出端通过第二采样开关S2与动态比较器的第二输入端相连，动态比较器的输出端与开关控制逻辑产生电路的输入端相连，开关控制逻辑产生电路的输出端输出多个开关控制信号分别至第一开关电容阵列和第二开关电容阵列。
[0007]所述第一开关电容阵列由第一开关电容阵列单元和第二开关电容阵列单元组成，第一开关电容阵列单元由第一电容阵列和第一开关阵列组成，第二开关电容阵列单元由第二电容阵列和第二开关阵列组成；所述第二开关电容阵列由第三开关电容阵列单元和第四开关电容阵列单元组成，第三开关电容阵列单元由第三电容阵列和第三开关阵列组成，第四开关电容阵列单元由第四电容阵列和第四开关阵列组成；所述第三电容阵列和第二电容阵列所包含的电容相同，所述第三开关阵列与第二开关阵列所包含的开关相同，所述第四电容阵列和第一电容阵列所包含的电容相同，所述第四开关阵列与第一开关阵列所包含的开关相同。
[0008]所述第一电容阵列包括电容CArCAjPCBpCX i <n ;第一开关阵列包括开关K0、KS、KPJP KU < i < η ;电容CA。的上极板分别与开关K0、KS的一端相连，开关K0的另一端接基准高电平VREFT，开关KS的另一端接输入信号VIP，电容CA。的下极板与电容CA工的上极板相连，电容CA:的下极板与电容CB:的下极板相连，电容CB i的上极板分别与开关KS、KP^P KN i的一端相连，开关KS的另一端接输入信号VIP，开关KP都另一端接基准高电平VREFT，开关_的另一端接基准低电平VREFB ;电容CA i的下极板分别与电容CB i的下极板、电容CA1+1的上极板相连；当i>l时，电容CA都上极板与电容CB ,:的下极板相连。
[0009]所述第二电容阵列包括电容CE。、CE^P CF < i < η ;第二开关阵列包括开关Κ0、KS、KBPjP KBN ρ 0 < i < η ;电容CE。的上极板分别与开关K0、KS的一端相连，开关K0的另一端接基准低电平VREFB，基准高电平VREFT，开关KS的另一端接输入信号VIP，电容CE。的下极板与电容上极板相连，电容下极板与电容下极板相连，电容CFi的上极板分别与开关KS、KBPjP KBN i的一端相连，开关KS的另一端接输入信号VIP，开关KBPi的另一端接基准低电平VREFB，开关KBN i的另一端接基准高电平VREFT ;电容CE i的下极板分别与电容CFi的下极板、电容CE 1+1的上极板相连；当i>l时，电容CE i的上极板与电容下极板相连。
[0010]所述第三电容阵列包括电容CEpCE^CFyiX i <n ;第三开关阵列包括开关K0、KS、KBP^P KBN p 0 < i < η ;电容CE。的上极板分别与开关K0、KS的一端相连，开关K0的另一端接基准高电平VREFT，开关KS的另一端接输入信号VIN，电容CE。的下极板与电容CE ι的上极板相连，电容下极板与电容CF:的下极板相连，电容CF i的上极板分别与开关KS、KBPJP KBNi的一端相连，开关KS的另一端接输入信号VIN，开关KBP i的另一端接基准高电平VREFT，开关KB&的另一端接基准低电平VREFB ;电容CE 下极板分别与电容CF 4勺下极板、电容CE1+1的上极板相连；当i>l时，电容CE都上极板与电容CF ,撕下极板相连。
[0011]所述第四电容阵列包括电容0^4和081，0<1<11;第四开关阵列包括开关1(0、KS、KPJP KU < i < η ;电容CA。的上极板分别与开关K0、KS的一端相连，开关K0的另一端接基准低电平VREFB，开关KS的另一端接输入信号VIN，电容CA。的下极板与电容CA撕上极板相连，电容CA:的下极板与电容CB:的下极板相连，电容CB i的上极板分别与开关KS、KPJP KN i的一端相连，开关KS的另一端接输入信号VIN，开关KP 另一端接基准低电平VREFB，开关1(队的另一端接基准高电平VREFT ;电容CA i的下极板分别与电容CB i的下极板、电容CA1+1的上极板相连；当i>l时，电容CA都上极板与电容CB ,:的下极板相连。
[0012]所述电容CA。的电容值为2C，电容CB 电容值为2C，电容CA 电容值为C ;电容CE。的电容值为2C，电容CF i的电容值为2C，电容CE i的电容值为C。
[0013]由上述技术方案可知，本实用新型的优点如下:第一，逐次逼近型模数转换器中的电容型数模转换器主要完成输入信号的采样，以及采样信号和基准电压的比例电压作相减操作产生余差信号；开关控制逻辑产生电路根据时钟和动态比较器的比较结果信号调节开关阵列控制信号，最终产生接近零的余差信号；由于电容阵列单元采用C-2C的电容结构，采样模式下的输入总电容是固定常数值，这一方面可以简化输入电压缓冲器的设计，同时扩大了输入信号的带宽。尤其是当转换器的分辨率比较高时，这种结构相对于常规的二进制权重的电容阵列优势更加明显；第二，