伪差分电容型逐次逼近模数转换器的制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种伪差分电容型逐次逼近模数转换器。
【背景技术】
[0002]逐次逼近模数转换器(SAR ADC)被广泛应用于医疗设备、高速数据采集系统、数字信号处理、频谱分析、工业设备、通讯和发动机等领域。
[0003]其中与精度和速度相关的重要组成部分一数模转换器(DAC)起着将参考电压(Vref)进行二分的关键性作用。纯电容型模数转换器(CDAC)因为其噪声小，制作精度高，而被广泛使用。
[0004]在一些中高精度的SAR ADC应用中，设计普遍采用桥接电容结构，目的是进一步降低SAR ADC中CDAC的总单位电容数目和大小。
[0005]差分信号比单端信号有更好的抗噪声能力、更大的动态范围等优点，而被应用在高性能模数转换器中。现有差分电容型逐次逼近模数转换器具有较大的面积。
[0006]各种器件以及走线的寄生电阻和寄生电容，以及工艺制造过程中的误差，使得CDAC相邻位的电容之间的二倍关系不够精确，极大的限制了 SAR ADC精度的提高。为了进一步提高CDAC相邻位的电容之间的二倍关系，以实现更高精度的要求，就需要对其进行校准。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种伪差分电容型逐次逼近模数转换器，能节省芯片面积，能够进行自校准、提高转换精度。
[0008]为解决上述技术问题，本发明提供的伪差分电容型逐次逼近模数转换器包括第一电容阵列、第二电容阵列、校准电容阵列和比较器。
[0009]所述第一电容阵列的输出端连接到所述比较器的第一输入端且通过一切换开关连接到共模电平，所述第二电容阵列的输出端连接到所述比较器的第二输入端且通过一切换开关连接到共模电平，所述比较器的第一输入端和第二输入端为互为反相的输入端，由所述第一电容阵列和所述第二电容阵列组成伪差分电容阵列。
[0010]所述第一电容阵列包括第一段子电容阵列和一个以上的低位段子电容阵列，所述第一段子电容阵列为位数比各所述低位段子电容阵列都高。
[0011]所述第一段子电容阵列包括多位电容，各所述低位段子电容阵列包括多位电容，所述第二电容阵列的电容位数比所述第一段子电容阵列的电容位数多一个，所述第二电容阵列的最高位电容到次低位电容依次和相同位的所述第一段子电容阵列的电容大小相等并组成差分权重位电容；所述第二电容阵列的最低位电容和次低位电容大小相等。
[0012]模数转换过程中，首先从所述第一段子电容阵列的最高位到最低位进行逐位的差分权重位的模数转换，所述第一段子电容阵列的最低位差分权重位转换完成后，将所述最低位差分权重位码值转换成过渡码值；当所述最低位差分权重位码值为1时，所述过渡码值使所述第二电容阵列的次低位电容和最低位电容都接地；当所述最低位差分权重位码值为0时，所述过渡码值使所述第二电容阵列的次低位电容和最低位电容都接参考电压。
[0013]所述过渡码值转换完成后，由所述第一段子电容阵列的最低位电容和所述低位段子电容阵列的电容组成单端权重位模式电容阵列并进行单端权重位的转换。
[0014]所述校准电容阵列包括多位电容，所述校准电容阵列的输出端和所述第二电容阵列的输出端通过耦合电容连接，所述校准电容阵列用于对所述伪差分电容阵列的电容的失配和所述比较器的偏移进行校准。
[0015]进一步的改进是，所述第一段子电容阵列的各位电容的上极板连接在一起并作为电容正相端，所述电容正相端为所述第一电容阵列的输出端，所述第一段子电容阵列的各位电容的下极板分别通过一个一刀三掷开关连接到正相输入电压、参考电压和地中的一个；同一所述低位段子电容阵列的各位电容的上极板连接在一起，同一所述低位段子电容阵列的各位电容的下极板分别通过一个一刀三掷开关连接到正相输入电压、参考电压和地中的一个；所述第一段子电容阵列的各位电容的上极板和相邻的所述低位段子电容阵列的各位电容的上极板通过耦合电容连接，相邻的各所述低位段子电容阵列的各位电容的上极板也通过耦合电容连接；所述第二电容阵列的各位电容的上极板连接在一起并作为电容反相端，所述电容反相端为所述第二电容阵列的输出端，所述第二电容阵列的各位电容的下极板分别通过一个一刀三掷开关连接到反相输入电压、参考电压和地中的一个；所述校准电容阵列的各位电容的上极板连接在一起并作为所述校准电容阵列的输出端，所述校准电容阵列的各位电容的下极板分别通过一个一刀三掷开关连接到反相输入电压、参考电压和地中的一个。
[0016]进一步的改进是，所述比较器的第一输入端为正相输入端，所述比较器的第二输入端为反相输入端；所述比较器的输出端连接到控制逻辑电路，各所述一刀三掷开关和各所述切换开关由所述控制逻辑电路控制。
[0017]进一步的改进是，所述第一段子电容阵列包括6位电容，共有一个所述低位段子电容阵列且所述低位段子电容阵列包括6位电容，所述校准电容阵列包括7位电容。
[0018]进一步的改进是，所述第一段子电容阵列的最高位电容到最低位电容的大小依次为32倍单位电容、16倍单位电容、8倍单位电容、4倍单位电容、2倍单位电容和1倍单位电容；所述低位段子电容阵列的最高位电容到最低位电容的大小依次为16倍单位电容、8倍单位电容、4倍单位电容、2倍单位电容、1倍单位电容和1倍单位电容；所述校准电容阵列的最高位电容到最低位电容的大小依次为16倍单位电容、8倍单位电容、4倍单位电容、2倍单位电容、1倍单位电容、1/2倍单位电容和1/4倍单位电容。
[0019]进一步的改进是，所述第一段子电容阵列中选择性设置有调节电容，各所述低位段子电容阵列中选择性设置有调节电容，所述第二电容阵列选择性设置有调节电容，所述校准电容阵列设置有调节电容，各所述调节电容的上极板和对应的位电容的上极板连接在一起、各所述调节电容的下极板和地连接。
[0020]进一步的改进是，对所述伪差分电容阵列的电容的失配和所述比较器的偏移进行校准的校准码存储在存储器中。
[0021]进一步的改进是，各所述校准码通过在所述控制逻辑电路对各所述一刀三掷开关和各所述切换开关控制下进行逐次逼近测量并计算得到。
[0022]进一步的改进是，所述伪差分电容阵列的电容的失配所对应的所述校准码包括:所述第一段子电容阵列的各位权重电容对应的校准码，所述第二电容阵列的各位权重电容对应的校准码，所述第一段子电容阵列和所述第二电容阵列的对应位组成的差分权重电容对应的校准码，和所述第一段子电容阵列相邻接的所述低位段子电容阵列的最高位和次高位的权重电容对应的校准码。
[0023]进一步的改进是，在模数转换过程中由多个所述校准码得到对应转换位的控制码，并通过得到的所述控制码对所述校准电容阵列进行控制形成对各位模数转换的误差补m
Iz? Ο
[0024]本发明第二电容阵列仅和第一电容阵列的处于最高位的第一段子电容阵列形成差分模数转换结构，同时将第二电容阵列的电容位数设计的比第一段子电容阵列多一个，利用多出的一位电容将第一段子电容阵列的最低位差分权重位码值转换成过渡码值，通过采用过渡码值对第二电容阵列的最低位和次低位电容的控制实现和第一段子电容阵列的最低位差分权重位码值相同的权重，从而使得第一段子电容阵列的最低位最低位电容能和低位段子电容阵列的电容组成单端权重位模式电容阵列并进行单端权重位的模数转换，所以本发明能够实现差分模式到单端模式的过渡，并不是采用全差分结构，相对于全差分电容型逐次逼近模数转换器，本发明能节省芯片面积。
[0025]同时本发明的高位段采用差分式结构，能够保留全差分电容型逐次逼近模数转换器所具有的优点，即本发明也同样能保持较好的抗噪声能力和较大的动态范围。
[0026]另外，本发明通过设置校准电容阵列，能够对第一电容阵列和第二电容阵列的各位单端权重电容以及第一电容阵列和第二电容阵列组成的差分权重电容的电容的失配和比较器的偏移进行校准，能使得模数转换器相邻位电容之间的二倍关系更加精确，提高了模数转换器的精