低功耗电荷重分配电容阵列电路的制作方法
【技术领域】
[0001]本发明涉及模拟集成电路领域。
【背景技术】
[0002] 电荷重分配阵列是模数转换电路中一个重要的组成部分，通常用在模数转换电路 的内部实现采样和数模转换。一方面随着系统集成度的不断提高，为了减小功耗，提高精 度，对模数转换器内部的电荷重分配电路提出了更高的要求。由于电荷重分配阵列采用的 是电容阵列的结构，电容的匹配性是由电容的长、宽及所选电容匹配特性决定。
[0003] 目前常用的提高电容匹配特性的方法如下：
[0004] 选用匹配特性好的工艺来提高电容本身的匹配特性，但提高了生产设计的成本。 提高电容的长、宽来提高匹配特性，但是大幅增加了功耗，同时降低了电路的带宽。采用修 调电路来补偿电容的匹配特性，这种办法增加了电路设计的复杂程度，而且需要对芯片进 行中测校准，增加了成本。
【发明内容】
[0005] 本发明所要解决的技术问题是，提出一种低功耗逐次逼近电荷重分配阵列，在提 高精度的同时，能够有效提高降低模数转换器的功耗。
[0006] 本发明解决所述技术问题采用的技术方案是，低功耗电荷重分配电容阵列电路， 包括比较器和逐次逼近逻辑电路，比较器的输出端连接逐次逼近逻辑电路的输入端，逐次 逼近逻辑电路的输出端通过采样电容阵列单元连接比较器的第一输入端，其特征在于，在 比较器的第一输入端还设置有缩放电容单元，在比较器的第二输入端通过匹配电容单元接 地，由缩放电容单元和采样电容阵列单元形成的组合的等效电容值与匹配电容单元的电容 值相等。
[0007] 所述缩放电容单元与采样电容阵列单元串联连接。
[0008] 所述缩放电容单元由三个并联的电容构成，所述匹配电容单元由两个并联的电容 构成。
[0009] 本发明的有益效果为，本发明的低功耗低噪声逐次逼近电荷重分配阵列，与现有 类似的电荷重分配阵列相比，采用缩放电容结构，在不降低电容阵列匹配误差的情况下，大 幅降低了模数转换器的功耗。
【附图说明】
[0010] 图1为传统电荷重分配阵列结构示意图。
[0011] 图2为本发明的电荷重分配阵列结构示意图。
[0012] 图3为本发明的二段式电容阵列示意图。
[0013] 图4为本发明的电荷重分配阵列电路原理图。
【具体实施方式】
[0014] 低功耗电荷重分配电容阵列电路，包括比较器和逐次逼近逻辑电路，比较器的输 出端连接逐次逼近逻辑电路的输入端，逐次逼近逻辑电路的输出端通过采样电容阵列单元 连接比较器的第一输入端，其特征在于，在比较器的第一输入端还设置有缩放电容单元，在 比较器的第二输入端通过匹配电容单元接地，由缩放电容单元和采样电容阵列单元形成的 组合的等效电容值与匹配电容单元的电容值相等。
[0015] 参见图4。采样转换电容阵列单元的两个输入端通过第二开关S2分别连接输入信 号和地电平，其输出端连接缩放电容单元，缩放电容单元由并联的三个电容(Cl、C2、C3)构 成，缩放电容单元还接电阻R1。电阻Rl还连接比较器输入管Nl的栅极。第一电阻Rl还连接第 一开关Sl。匹配电容单元由两个并联的电容(C4、C5)构成，第二电阻R2通过匹配电容单元连 接到地。
[0016] 逐次逼近模数转换器采用电荷重分配阵列作为片内DAC进行逐次比较产生转换结 果，该转换结果的精度很大程度上取决于电荷重分配阵列的匹配精度。
[0017] 电荷重分配阵列的精度取决内部选用的电容块的匹配精度。根据工艺不一样，所 选的电容不一样，匹配特性有很大的区别，但是电容的匹配特性除了受本身的特性影响还 受电容的长宽的影响。即电容的长宽比越大，电容的匹配特性越好。
[0019] 其中AC是电容的匹配特性值，W和L分别是电容的宽度和长度。
[0020] 但是电容长度和宽度越大，则电容值越大，电容值越大，显著的降低了电路的带 宽，并增加了功耗。
[0021] 缩放电容单元和采样电容阵列单元连接，缩放电容单元的另一端连接到比较的输 入管栅极，匹配电容的一端连接到地，另一端连接到比较器另外一个输入管的栅极。匹配电 容的值设计为缩放电容和采样电容并联后的值，这样能等效设计来消除比较器的输入失 调。
[0022] 实施例：
[0023]以12位精度的逐次逼近模数转换器为例，如图3所示的二段式电容阵列。
[0024] VOUT连接到缩放电容的一端，每个电容上面是控制电容接入参考电压、接地GND和 输入电压VIN的开关。
[0025] 本实施例形成的12位精度的逐次逼近模数转换器转换的具体工作过程如下：
[0026] 采样阶段
[0027]将第二开关S2连接到输入信号管脚，第一开关Sl连接到比较器输入管Nl的漏极， 第三开关S3连接到比较器输入管N2的漏极。电容阵列CAO~6连接到输入信号，CBl~6连接 到地电平，Cc是耦合电容值，CA是高段部分的电容之和，CB是低段部分电容之和，C3是缩放 电容之和，VCM是采样时比较器输入端的固定电压。匹配电容和缩放电容一起构成比较器的 失调电路用于消除模数转换器的输入失调。匹配电容和缩放电容及采样电容应满足如下关 系：
[0028] C4+C5 = (C1+C2+C3) //( Ca+Cb//Cc)
[0029]此时从比较器的输入管NI栅极看上去电容的上级板上的电量为Ql:
[0031] 如果不选用C3则Ql为 [0032] QI=Ca(VIN-Vcm)
[0033]因为CA值要远大于CB、Cc值和C3值，故对采样源的输入驱动要求大大降低了。减少 了输入的电荷，也减少了功耗。
[0034]转换阶段
[0035]将第二开关S2连接到地电平管脚，第一开关Sl连接到第一电阻Rl的第一输入端， 第三开关S3连接到第二电阻R2的第一输入端。电容阵列CAO~6与输入电压VIN断开，CA6连 接到基准电压，CAO~5连接到地电平，CB1~6连接到地电平，Cc是耦合电容值，CA是高段部 分的电容之和，CB是低段部分电容之和，C3是缩放电容之和。
[0036] 此时电容Cl的等效输入电压为0.5VREF。此时采样电荷转移到了下极板，下极板电 荷不发生变化故C3不产生功耗，功耗主要由寄生电容产生，同时CA和CB的功耗不变。转换阶 段结束后采样的电荷泄放到地，由于采样的电荷降低了，故需要泄放的电荷也降低了，这样 也降低了功耗。
[0037] 本发明能够有效提高降低模数转换器的功耗，通过将电容阵列的输出接到缩放电 容上，使得转换和采样过程中的电荷注入由于缩放电容的影响大幅降低。
【主权项】
1. 低功耗电荷重分配电容阵列电路，包括比较器和逐次逼近逻辑电路，比较器的输出 端连接逐次逼近逻辑电路的输入端，逐次逼近逻辑电路的输出端通过采样电容阵列单元连 接比较器的第一输入端，其特征在于，在比较器的第一输入端还设置有缩放电容单元，在比 较器的第二输入端通过匹配电容单元接地，由缩放电容单元和采样电容阵列单元形成的组 合的等效电容值与匹配电容单元的电容值相等。2. 如权利要求1所述的低功耗电荷重分配电容阵列电路，其特征在于，所述缩放电容单 元与采样电容阵列单元串联连接。3. 如权利要求1所述的低功耗电荷重分配电容阵列电路，其特征在于，所述缩放电容单 元由三个并联的电容构成，所述匹配电容单元由两个并联的电容构成。
【专利摘要】低功耗电荷重分配电容阵列电路，涉及模拟集成电路领域。本发明包括比较器和逐次逼近逻辑电路，比较器的输出端连接逐次逼近逻辑电路的输入端，逐次逼近逻辑电路的输出端通过采样电容阵列单元连接比较器的第一输入端，其特征在于，在比较器的第一输入端还设置有缩放电容单元，在比较器的第二输入端通过匹配电容单元接地，由缩放电容单元和采样电容阵列单元形成的组合的等效电容值与匹配电容单元的电容值相等。本发明采用缩放电容结构，在不降低电容阵列匹配误差的情况下，大幅降低了模数转换器的功耗。
【IPC分类】H03M1/46
【公开号】CN105471432
【申请号】CN201510800040
【发明人】胡达千, 刁小芃, 林立爽
【申请人】成都华微电子科技有限公司
【公开日】2016年4月6日
【申请日】2015年11月19日