集成辅助逻辑运算单元的可编程逻辑模块的制作方法
【技术领域】
[0001] 本发明涉及可编程逻辑器件技术领域，尤其涉及一种集成辅助逻辑运算单元的可 编程逻辑模块。
【背景技术】
[0002] 可编程逻辑器件发展至今，已成为数字电路必不可少的实现媒介。可编程器件灵 活的可编程能力使其可配置实现不同的逻辑功能，满足不同用户的功能需求。随着制造工 艺的进步，可编程逻辑器件的性能不断提升。此外，可编程逻辑器件还具有较短的产品开发 时间。上述优点使得可编程逻辑器件被广泛用于不同应用领域。
[0003] 可编程逻辑器件主要由可编程逻辑模块(Configurable Logic Block，CLB)与可 编程互连模块组成。CLB实现应用电路中的子逻辑功能，而可编程互连模块将各个子逻辑连 接以形成完整的应用电路逻辑功能。
[0004] 如图1所示，目前，主流可编程逻辑器件的CLB100通常由逻辑单元（Logic Element，LE) 101组成。图中I表示CLB的输入端个数，N表示每个CLB中的LE个数，O1表示CLB 的输出数目。每个LE101包含K输入查找表(Look-Up Tab I e，LUT) 10 2、触发器(Fl i p-fl op， FF)103和多路选择器104等。其中，K输入查找表102可实现任意K输入的逻辑函数功能，触发 器103用于产生寄存的LUT102输出，。
[0005] 由于LUT具有强大的逻辑实现能力，可编程逻辑器件一直采用基于LUT结构的CLB 作为其逻辑模块。然而图1所示的基于LUT的CLB存在一定的资源浪费的现象。如图1所示，当 应用电路需要对2个K输入查找表的输出进行简单的两输入运算时，若2个K输入查找表所在 的CLB中的LUT未被全部使用，则需要将2个K输入查找表的输出反馈到除该2个K输入查找表 之外的其他K输入查找表的输入端，借助其他K输入查找表完成该简单运算。因为K输入LUT 能完成任意的K输入逻辑函数，目前可编程逻辑器件中的LUT至少为4输入LUT，即K 2 4，因此 用其完成2输入函数功能造成了资源的浪费。此外，若2个K输入查找表所在的CLB中LUT全部 被使用，则更是需要借助临近CLB中未被使用的LUT完成该简单逻辑功能，一方面造成了逻 辑资源的浪费；另一方面2个K输入查找表的运算结果需要通过全局互连线送至临近CLB中 LUT的输入端，全局互连线由于线段较长具有较大的时序延时，造成了时序性能的损耗。当 应用电路需要对多个LUT的输出结果进行简单运算时，也同样面临上述问题。
【发明内容】
[0006] (一)要解决的技术问题
[0007] 鉴于上述技术问题，本发明提供了一种集成辅助逻辑运算单元的可编程逻辑模 块，以实现资源的高效利用。
[0008] (二)技术方案
[0009] 本发明集成辅助逻辑运算单元的可编程逻辑模块包括:主逻辑单元模块，包括至 少一个逻辑单元，该主逻辑单元模块具有O1个输出端口；辅助逻辑运算单元，其0:个输入端 口连接至所述主逻辑单元模块的O1个输出端口，该辅助逻辑运算单元将所述主逻辑单元模 块的O1个输出端口的输出结果中至少两个进行逻辑运算后作为可编程逻辑模块的输出；其 中，所述主逻辑单元模块和辅助逻辑运算单元均被集成在于所述可编程逻辑模块的内部。
[0010](三)有益效果
[0011]从上述技术方案可以看出，本发明集成辅助逻辑运算单元的可编程逻辑模块具有 以下有益效果：
[0012] (1)通过向传统CLB中加入辅助逻辑运算单元的方式，在丰富了传统CLB可实现的 逻辑功能的同时，提高了传统CLB的逻辑应用效率；
[0013] (2)辅助逻辑运算单元位于传统CLB中LE的尾部，其由具有基本结构的逻辑门按锥 形排列而成。辅助逻辑运算单元为LE的运算结果提供了进一步进行简单运算的逻辑实现。 在改进的CLB中，若要将LE的运算结果再进行简单运算时，不需要像传统CLB-样将LE的运 算结果再反馈送至CLB中其他LE或者其他CLB中的LE中进行计算，改进的CLB直接将LE输出 结果送至辅助逻辑运算单元进行计算即可。由于辅助逻辑运算单元的结构简单，因此其在 进行两个或多个LE的输出结果运算时，与传统CLB实现相比，节省了面积并提高了延时性 能，能实现更高效的逻辑运算。
【附图说明】
[0014] 图1为现有技术可编程逻辑器件中可编程逻辑模块的示意图；
[0015] 图2为根据本发明实施例集成辅助逻辑运算单元的可编程逻辑模块的示意图；
[0016] 图3为辅助逻辑运算单元的一种实现方式示意图；
[0017] 图4详细地描述了辅助逻辑运算单元中具有不同输入数目的逻辑门连接方式；
[0018] 图5为可作为2输入1输出逻辑门的可编程与非运算电路单元的示意图；
[0019] 图6为可编程逻辑模块中LE模块与辅助逻辑运算单元之间连接关系的示意图；
[0020] 图7为利用图1所示可编程逻辑模块进行两个LUT的输出简单运算时信号传递路径 的不意图；
[0021] 图8为利用图6所示可编程逻辑模块进行两个LUT的输出简单运算时信号传递路径 的示意图。
【具体实施方式】
[0022] 本发明通过向传统CLB中加入辅助逻辑运算单元的方式，在丰富了传统CLB可实现 的逻辑功能的同时，提高了传统CLB的逻辑应用效率。
[0023] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。
[0024] 图2为根据本发明实施例集成辅助逻辑运算单元的可编程逻辑模块的示意图。如 图2所示，除了原始CLB中的逻辑单元201~204,改进的CLB中还包含辅助逻辑运算单元205。 其中，逻辑单元201~204构成主逻辑单元模块。
[0025] 主逻辑单元模块的输出作为辅助逻辑运算单元的输入，该输入可以通过辅助逻辑 运算单元不进行运算直接作为CLB的输出，也可以通过辅助逻辑运算单元进行简单运算后 再连接至CLB的输出，因此CLB的输出数目O 2大于CLB中多个LE总共的输出数目O1。需要说明 的是，此处的辅助逻辑运算单元相比于原有的逻辑单元从结构和实现的功能都相对简单。
[0026]图3为辅助逻辑运算单元的一种实现方式示意图，其以8输入的辅助逻辑运算单元 为例，示意了辅助逻辑运算单元的一种实现方式。
[0027] 请参照图3,辅助逻辑运算单元由2输入1输出逻辑门，如301、302、303、304、313所 示，呈锥形结构排列而成。辅助逻辑运算单元的输入305和306连接至逻辑门301的输入端， 307和308连接至逻辑门302的输入端，同时逻辑门301的输出309和逻辑门302的输出310连 接至逻辑门303的输入端，经过逻辑门303的运算后，产生输出信号311。类似地，逻辑门313 产生输出信号312。311和312作为输入，送至逻辑门304的输入端，产生输出信号314。如图所 示，辅助逻辑运算单元300具有8个输入，3级2输入1输出逻辑门（第一级如301和302所示，第 二级如303和313所示，第三级如304所示），15个输出（如虚线所示）。对于一个具有N个输入 的辅助逻辑运算单元，其具有Pog iO1I级共O1-I个2输入1输出逻辑门，其中，「1表示向上取 整。
[0028]辅助逻辑运算单元的输入(LE的输出），可以直接通过该单元输出，如305所示，即 将LE的运算结果直接送至CLB输出；还可以通过一级或多级逻辑门运算后再输出，如输入 305和306对应的LE的运算结果，通过301进一步运算后，产生信号309输出；又如输入305、 306和307、308对应的LE的运算结果，通过两级逻辑门运算（第一级301、302和第二级303) 后，生成信号311输出。辅助逻辑运算单元通过上述方式为LE的运算结果提供进一步的简单 逻辑运算。
[0029] 2输入1输出逻辑门结构通常较为简单，运算速度快，面积代价小，却解决了传统 CLB中多个LE运算结果需要进一步运算造成的资源浪费问题。同时，该辅助逻辑运算单元仍 然保持了传统CLB的功能性，即可以使LE的运算结果直接作为CLB的输出。
[0030] 图4详细地描述了辅助逻辑运算单元中具有不同输入数目的逻辑门连接方式。图4 的(a)、（b)描述了辅助逻辑运算单元中基本的两输入、三输入的逻辑门连接方式。对于两输 入连接方式:具有一个逻辑门，两输入分别连接至该逻辑门的两输