本专利申请依35u.s.c.119(e)要求于2016年3月15日提交的题为“pcb-rdlip”的共同待决美国临时专利申请no.62/308,596的优先权，其通过引用以其整体并入本文。本专利申请还依35u.s.c.119(e)要求2015年12月2日提交的题为“finefeatureprintedcircuitusingreverseredistributionlayer”的共同待决美国临时专利申请no.62/262,299的优先权，其通过引用以其整体并入本文。
本申请总体上涉及一种印刷电路板。更具体地，本申请涉及一种具有混合重分布层的印刷电路板。
背景技术：
印刷电路板(pcb)将电子部件机械支撑并使用导电迹线、垫以及由导电片(诸如层压到非导电基板上的铜片)蚀刻的其他特征将电子部件电连接。通过堆叠和层压多个这样蚀刻的导电片/非导电基板来形成多层印刷电路板。不同层上的导体以称为通孔或微通孔的电镀的穿孔来互连。
印刷电路板包含多个堆叠层，层由交替的非导电层和导电层制成。非导电层可以由作为芯结构的一部分的预浸体(prepreg)或基体材料支撑，或简单地由芯制成。预浸体是浸渍或涂覆有树脂粘结剂的纤维状加固材料，并且巩固并固化为中间阶段半固态产品。预浸体用作粘合层，以结合多层pcb构造的离散的层，其中多层pcb由结合在一起的导体和基体材料的交替层构成，包含至少一个内部导电层。基体材料是用来支撑导体材料的图案的有机或无机材料。芯是金属包覆基体材料，其中基体材料在一侧或两侧上具有整体的金属导体材料。层压式堆叠体可以由单个层压步骤或多个层压步骤形成。使用单个层压步骤，通过堆叠具有介于中间的预浸体和对应的微通孔的多个芯结构然后将堆叠体层压而形成层压式堆叠体。可以使用激光或机械穿孔钻孔来形成微通孔。微通孔具有导电材料，导电材料衬垫内侧壁以形成导电路径。使用多个层压步骤，层压式堆叠体建立开始于芯结构。微通孔形成在此芯结构中。然后如所需层数进行箔片层压循环，由此形成层压在一起的图案化的导电互连和诸如预浸体的非导电(电介质)层的交替的层，其中图案化的导电互连由穿过非导电层的微通孔连接。微通孔可以彼此上下叠置并连接，其中微通孔的导电元件在堆叠体的每层中接触。微通孔在通孔腔区域中填充有材料，诸如导电(使用铜电镀，作为示例，或填充有导电填充的材料，其随着温度或在空气中硬化，形成导电路径)或绝缘材料，留下在堆叠期间对接触可接入的导电微通孔，用于堆叠体中的从微通孔到微通孔的连续导电路径。其间具有层压体的导电层之间的互连可以通过堆叠微通孔进行。在形成层压式堆叠体之后，穿过整个层压式堆叠体的通孔可以通过钻孔穿过层压式堆叠体并将孔的壁用诸如铜的导电材料电镀而形成。所得的电镀将层压式堆叠体中的导电层互连。导电垫形成在层压式堆叠体的顶表面和/或底表面上，以与有源和无源的分立式电子部件互连。
在理想条件下，电子部件与pcb之间的附接没有应力，由此使得能够最优互连。然而，在实践中，电子部件与pcb之间的附接经受许多类型的应力，应力中的任何一种或其组合可能导致互连的劣化和最终的失效。由于pcb内的各种材料之间的热失配以及pcb自身与附接到pcb的电子装置(诸如硅、gaas或gan装置)之间的热失配，一种这样的应力是热-机械应力，也称为残余应力。热-机械应力可能是天然的以及热诱导的。当两种材料具有当暴露于温度改变时观察到的材料热膨胀系数的失配时，热机械应力是固有的。一些热-机械应力由固化循环造成，其中pcb在固化之后随着冷却而收缩，而其他热-机械应力是由于不同的材料的附接的层的热失配造成。在室温下和当pcb被加热时可能存在热失配。加热在例如通常的焊接回流工艺期间发生，其中温度约为250-265摄氏度或高达380摄氏度。在此身高的温度下存在热失配以及随着pcb冷却的热失配。随着层冷却，它们以不同速率收缩。这些是处理相关的热-机械应力。也存在由于当在pcb的操作使用期间存在加热(例如安装的ic芯片当使用时产生热量)时的热失配造成的热-机械应力。当pcb在非受控环境中使用时，还存在温度上的环境改变，例如汽车应用可能使pcb经受从负40摄氏度到125摄氏度范围的外部温度。这导致长期的环境影响。
当前的pcb技术受限于精细特征垫间距，其在具有低至40微米的宽度的大量导电传输线迹线中低至400微米，并且这样的电路特征之间的空间低至40微米。对于一些电子部件，pcb上的垫大小大于附接的电子部件的对应的垫，其由附接到电子部件上的垫的凸块互连。为了将较小的垫间距电子部件组装到较大的垫间距pcb，电子部件被组装到插入体或ic基板上，配置上相似于bga(球栅阵列)ic芯片，并且在一些情况下制造为晶片级芯片规模封装体。ic基板用来将电子部件连接标准pcb结构。ic基板基本上充当重分布层。ic基板是封装的部件，其在顶表面上具有垫，垫具的尺寸匹配bga电子部件的凸块以及底表面上的凸块，底表面上的凸块具有较大的间距以匹配pcb上的较大的垫大小。ic基板的顶表面与底表面中的是多个层，其增大从顶表面到底表面的电路特征尺寸，并且提供从顶表面垫到底表面凸块的扇出互连。ic基板为电子装置允许电通路，以最优化其功能。
图1图示了使用ic基板将较小特征的电子部件互连到较大特征的标准pcb的常规配置。标准pcb2包含层压式堆叠体4，层压式堆叠体4具有多个堆叠的层和顶表面上的多个接触垫6。ic基板8包含由多个重分布层、耦接到标准pcb2的多个接触垫4的底表面上的多个凸块10以及顶表面上的多个接触垫12制成的基板9。电子部件14包含耦接到ic基板8的多个接触垫12的多个凸块16。标准pcb2的顶表面上的垫大小和垫间距实质上匹配ic基板8的底表面上的对应的电路特征大小，并且ic基板8的顶表面上的垫大小和垫间距实质上匹配电子部件14的底表面上的对应的电路特征大小。电子部件14的电路特征大小小于标准pcb2的电路特征大小。
ic基板通常使用相似于pcb的过程制造，但使用不同的材料和远远更小的特征，诸如8微米线/间隔。此工艺和材料是非常昂贵的。这些工艺和材料比pcb技术和用来制造标准pcb的材料实现起来更昂贵。此外，使用ic基板作为重分布层对总体电子封装体增添更多成本，因为现在存在两层部件级互连，pcb与ic基板之间的第一部件级互连层，和ic基板与电子部件之间的第二部件级互连层。另外，由于额外的封装和凸块，使用ic基板增加了高度(总体厚度)。此外，要附接的每个电子部件需要ic基板，其降低了能够附接到pcb上的电子部件的密度。ic基板也是插入体，其可能负面地影响信号完整性。
技术实现要素：
混合pcb系统具有混合重分布层，其将大的垫对垫间距重分布到更小的、更精细的垫对垫间距，并且施加混合材料以平衡和耗散残余应力。混合pcb系统将晶片级封装、ic基板以及高密度pcb技术组合在单个混合pcb内。
混合pcb系统提出了具有垫间距小于400微米的(并且特别是具有小于350微米的垫间距的)电子部件的互连可靠性、设计以及组装的机会，涉及无需ic基板或插入体的pcb。混合pcb系统降低总体电子封装体形状因数(x、y、z尺寸)。混合pcb系统还将部件级互连的层从两个部件级互连层减少为一个部件级互连层，因为电子部件可以直接安装到混合pcb上。除了使得能够进行直接电子部件附接之外，混合pcb系统减小了所需的线宽度和间隔以小型化，并提高了电路密度，这是电子行业中的趋势。
在一方面中，公开了一种印刷电路板。印刷电路板包含堆叠体，堆叠体具有多个交替的非导电层和导电层。堆叠体具有中心部分处的热膨胀系数值以及随着所述堆叠体朝向外表面延伸而降低的热膨胀系数值。在一些示例中，中心部分具有第一热膨胀系数值，并且所述堆叠体的包含所述外表面的外部部分具有第二热膨胀系数值，所述第二热膨胀系数值小于所述第一热膨胀系数值。在一些示例中，中心部分具有第一热膨胀系数值，所述堆叠体的与所述中心部分相邻的中间部分具有第二热膨胀系数值，所述第二热膨胀系数值小于所述第一热膨胀系数值，并且所述堆叠体的包含所述外表面并与所述中间部分相邻的的外部部分具有第三热膨胀系数值，所述第三热膨胀系数值小于所述第二热膨胀系数值。
在另一方面中，公开了另一种印刷电路板。印刷电路板包含内芯结构、缓冲层、中间层、外层以及外导电层。内芯结构包含多个非导电层和多个导电层的层压式堆叠体。多个非导电层具有第一热膨胀系数值。缓冲层被层压到内芯结构。缓冲层包括具有第二热膨胀系数值的第一电介质材料，第二热膨胀系数值小于第一热膨胀系数值。中间导电层耦接到缓冲层。外层耦接到中间导电层和缓冲层。外层包括具有第三膨胀系数值的第二电介质材料，第三膨胀系数值小于第二热膨胀系数值。外导电层耦接到外层。在一些实施例中，多个非导电层具有第一弹性模量值，缓冲层具有第二弹性模量值，并且外层具有第三弹性模量值，其中第二弹性模量值小于第一弹性模量值，并且第二弹性模量值小于第三弹性模量值。在一些实施例中，多个导电层包含内芯结构外表面导电层，并且中间导电层由一个或多个第一导电微通孔耦接到内芯结构外表面导电层。在一些实施例中，外导电层由一个或多个第二导电微通孔耦接到中间导电层。在一些实施例中，内芯结构外表面包含多个内芯结构电路特征，其各自具有对应的内芯结构电路特征尺寸。在一些实施例中，多个内芯结构电路特征中的每一个包括接触垫、迹线传输线或通孔端中的一个。在一些实施例中，外导电层包含多个外层电路特征，其各自具有对应的外表面电路特征尺寸。在一些实施例中，外表面电路特征尺寸小于内芯结构电路特征尺寸。在一些实施例中，缓冲层包括混合在一起的多种不同的材料，不同的材料中的每一种具有不同的热膨胀系数值，并且缓冲层具有第二复合热膨胀系数值。在一些实施例中，外层包括混合在一起的多种不同的材料，不同的材料中的每一个具有不同的热膨胀系数值，并且外层具有第三复合热膨胀系数值。在一些实施例中，缓冲层包括多个第一电介质材料层各自由导电层分开。在一些实施例中，将多个第一电介质材料层中的每一个分开的导电层由多个导电微通孔选择性地互连。在一些实施例中，外层包括多个第二电介质材料层，其各自由导电层分开。在一些实施例中，将多个第二电介质材料层中的每一个分开的导电层由多个导电微通孔选择性地互连。在一些实施例中，中间导电层施加到缓冲层，并且外导电层使用半加成工艺、先进改性半加成工艺或全加成工艺中的一种耦接到外层。在一些实施例中，内芯结构是使用标准印刷电路板工艺制造的，缓冲层、中间导电层、外层以及外导电层是使用集成电路基板工艺制造的。在又一方面中，公开了另一种印刷电路板。印刷电路板包含内芯结构、外层以及外导电层。内芯结构包含多个非导电层和多个导电层的层压式堆叠体。多个非导电层具有第一热膨胀系数值。外层耦接到内芯结构。外层包括具有第二膨胀系数值的电介质材料，第二膨胀系数值小于第一热膨胀系数值。外导电层耦接到外层。在一些实施例中，多个非导电层具有第一弹性模量值，并且外层具有第二弹性模量值，其中第二弹性模量值小于第一弹性模量值。在一些实施例中，多个导电层包含内芯结构外表面导电层，并且外导电层由一个或多个导电微通孔耦接到内芯结构外表面导电层。在一些实施例中，内芯结构外表面包含多个内芯结构电路特征，其各自具有对应的内芯结构电路特征尺寸。在一些实施例中，多个内芯结构电路特征中的每一个包括接触垫、迹线传输线或通孔端中的一种。在一些实施例中，外导电层包含多个外层电路特征，其各自具有对应的外表面电路特征尺寸。在一些实施例中，外表面电路特征尺寸小于内芯结构电路特征尺寸。在一些实施例中，外层包括混合在一起的多种不同的材料，不同的材料中的每一种具有不同的热膨胀系数值，并且外层具有第二复合热膨胀系数值。在一些实施例中，外层包括多个第二电介质材料层，多个第二电介质材料层各自由导电层分开。在一些实施例中，将多个第二电介质材料层中的每一个分开的导电层由多个导电微通孔选择性地互连。在一些实施例中，外导电层使用半加成工艺、先进改性半加成工艺或全加成工艺中的一种耦接到外层。在一些实施例中，内芯结构是使用标准印刷电路板工艺制造的，并且外层和外导电层是使用集成电路基板工艺制造的。
附图说明
参考附图描述了若干示例性实施例，其中相同部件提供有相同的附图标记。示例性实施例意图说明，而非限制本发明。附图包含以下图示：
图1图示了使用ic基板将较小特征的电子部件互连到较大特征的标准pcb的常规配置。
图2图示了一些导电互连、电路特征特性的图形表示。
图3图示了根据一些实施例的示例性内芯结构和多种通孔技术的剖视侧视图。
图4图示了根据一些实施例的制造混合pcb系统的工艺。
具体实施方式
本申请的实施例涉及一种混合pcb系统。本领域普通技术人员将认识到，混合pcb系统的以下详细描述仅是说明性的，并且不意图以任何方式限制。受益于本公开，混合pcb系统的其他实施例将对向本领域技术人员有所启示。
现将详细参考如附图所示的混合pcb系统的实现方式。相同附图标间将在附图通篇和以下详细描述中使用以指代相同或相似的部分。为了清楚起见，并未示出和描述在此描述的实现的所有常规特征。当然，应该理解的是，在任何这种实际实现方式的开发中，为了实现开发者的特定目标(诸如与应用兼容和与商业有关的约束)必须做出许多特定于实现方式的决定，并且这些特定目标将从一个实现方式到另一个实现方式以及从一个开发者到另一个开发者变化。此外，应该理解的是，这样的开发工作可能是复杂且耗时的，但对于受益于本公开的本领域普通技术人员而言仍然是常规工程任务。
图2图示了一些导电互连、电路特征特性的图形表示。示出的是两个接触垫，垫1和垫2，以及线迹线。间距p是两个相邻的垫的中心之间的距离，例如垫1的中心与垫2的中心之间的距离。线宽l是线迹线的宽度。间隔s是相邻电路特征之间的距离，例如垫1的边缘与线迹线的边缘之间的距离。宽度d表示通孔直径。
混合pcb系统包含由层压式堆叠体制成的内芯结构，以及直接制造到内芯结构上的外混合重分布层。内芯结构是使用标准pcb技术制造的，而混合重分布层是使用晶片级封装和ic基板技术制造的。图3图示了根据一些实施例的示例性内芯结构和多种通孔技术的剖视侧视图。内芯结构20是层压式堆叠体，其具有多个非导电层和多个导电层。内芯结构具有构造内的高密度互连。内芯结构具有多个层，例如2-50层，每层由预浸体、芯(基体)材料，或导电互连/平面(优选地由铜制成)制成。在图3中所示的示例性配置中，内芯结构在介于中间的非导电层内包含导电层l1-l10，标记为预浸体和芯。最外导电层(诸如导电层l1和l10)包含接触垫44。示例性内芯结构20是通过施加到芯层的任意侧的层压循环的连续制造的。在每层压步骤之后，层压式堆叠体的最外导电层被图案蚀刻，以形成导电互连。可以由例如铜箔片或层压形成导电层，其中层压包含诸如基体材料的非导电层和非导电层的一侧或两侧上的导电层。在一些实施例中，导电层表示多层构造，其可以包含许多散布的导电和非导电层。
每个非导电层由诸如预浸体或基体材料的非导电绝缘材料制成。基体材料是用来支撑导体材料的图案的有机或无机材料。基体材料和预浸体各自包含树脂和玻璃布，但基体材料中的树脂已完全固化，并且因此在层压期间不流动。预浸体中的树脂仅部分固化，并且因此在层压期间流动。预浸体的功能是将相邻的导电层机械粘结而又电绝缘。
可以形成任意数目或类型的通孔或微通孔，以提供各导电层之间的互连。这样的通孔类型的示例包含但不限于每层互连(elic)22、固体通孔24、垫中通孔26、堆叠通孔28、错开通孔30、跳跃通孔32、激光通孔34、伸缩通孔36、错开通孔38、垫中通孔40以及堆叠固体通孔42。这些通孔类型中的每一种仅出于示例性目的示出。应当理解，可以在给定内芯结构中如由具体应用而确定使用这些类型中的一种、一些或全部。还应理解，图3中示出的特定导电互连、通孔以及微通孔再次地仅出于示例性目的，并且可以基于具体应用变化。
内芯结构20是使用标准pcb技术制造的。正开始开发具有30微米线间距的300微米间距。这是由于具有连接体(焊料凸块例如)的芯片集(bga、csp、wlp)现处于所述间距。在标准pcb技术中，典型地存在具有相同热膨胀系数的堆叠非导电层，并且内层中的线/间隔通常比外层小。由于标准pcb技术，导电互连特征特性具有最小尺寸限制。内芯结构的最小垫间距为400微米，最小线宽度l为40微米，最小间隔s为40微米。使用混合pcb系统的途径，外层可以具有与内层相同或更小的线/间隔和间距，并且内层的特征可以大于外层的特征。实现这些方面的主要机制是使用具有或不具有缓冲层材料的混合外层材料，并且在微通孔中具有比标准pcb更高延展性的铜。
图4图示了根据一些实施例的制造混合pcb系统的工艺。工艺步骤中的每一个示出了在制造工艺中的各步骤处的混合pcb系统的剖视侧视图。在步骤100，内芯结构是使用标准pcb技术制造的。内芯结构可以是任意的标准pcb，包含但不限于高密度互连(hdi)pcb或elicpcb，诸如图3中所示的内芯结构20。图4仅示出了混合pcb系统的一部分。例如，为便于说明，仅以框的形式示出内芯结构20，并且仅示出了单个通孔22/接触垫44。总体上，内芯结构具有‘n’个电和机械上连接的层，其可以或可以不是对称地配置的。内芯结构可以或可以不具有诸如阻焊掩模的外覆精加工(finishing)，或表面精加工，诸如有机表面保护剂(osp)、无电镀镍浸金(enig)等。可以为均衡和/或改善对下一构造层的粘合而考虑阻焊掩模。(多个)外层表面通孔可以填充有导电材料，诸如铜(通过电镀或导电墨水)或银(通过导电墨水)或各向异性导电材料，诸如导电聚合物材料或电介质聚合物填充体，其然后被用铜电镀在之上。应当理解，可以使用填充通孔的其他技术。
在步骤102，第一电介质层50(也称为缓冲层)施加到内芯结构20的暴露的表面。在理想情况下，界面之间的组合的膨胀力应尽可能接近相等，以最小化层上的剪切力。第一电介质层是非导电材料。在一些示例中，第一电介质层被填充，诸如玻璃填充、陶瓷颗粒填充或纳米颗粒填充。在其他实施例中，第一电介质层未被填充，诸如阻焊掩模类型材料。第一电介质层与激光钻孔或光刻法工艺兼容。可以施加第一电介质层，以填充内芯结构20的外层电路特征之间的间隙，诸如铜线迹线或接触垫，其形成平坦或平的表面。以此方式，第一电介质可以用来解决共平面度的问题。诸如垫、迹线或通孔端的电路特征在内芯结构的表面上方延伸。这可能导致后续添加的层中的图像转移，其负面影响顶表面的平面度。期望将电子部件安装到尽可能平坦的表面。第一电介质层可以用来填充在电路特征之间的间隙中，由此最小化混合pcb系统的顶表面处的图像转移。第一电介质材料可以或者与内芯结构20的外层上的电路特征平齐或稍微在电路特征上方。第一电介质层可以为液体或膜。第一电介质层的施加形成平的或平坦的表面作为基部，以开始重分布层构造。第一电介质材料可能需要通过施加温度和/或诸如紫外线的光来凝固、硬化或交联。第一电介质材料可以与光刻法工艺或激光钻孔兼容。在一些实施例中，使用具有uv范围或ir范围内的波长的激光。激光源可以是气态或固态。脉冲长度在飞秒与微秒之间。第一电介质材料自然地或使用粘合促进材料机械和/或化学地粘合到内芯结构。第一电介质材料也可以认为是钝化层。虽然第一电介质层示出为单个层，但是第一电介质层表示由第一电介质材料制成的一个或多个层。
在步骤104，通孔孔52形成在第一电介质层50中，以暴露导电接触垫44在内芯结构20的外层上的一部分。对于每个接触垫44形成一个通孔孔52。通孔孔直径小于接触垫直径。在一些实施例中，通孔孔的直径小于或等于50微米。通孔孔52通过光刻法工艺或使用激光形成，诸如uv激光或co2激光。通孔孔52可以用pcb或ic基板制造典型的等离子体或化学试剂清洁。
在步骤106，用于电路路径的重分布的电路特征通过金属化和图案化形成。导电互连54通过将诸如铜的导电材料沉积到第一电介质层50上并沉积到通孔孔52中而形成。沉积的导电材料然后被图案化并蚀刻，以形成期望的电路特征。通孔孔中沉积的导电材料形成捕捉垫55，捕捉垫55电和机械地耦接到内芯结构20上的接触垫44。所形成的导电互连电和机械地耦接到捕捉垫55。在一些实施例中，通过pvd(物理气相沉积)、cvd(化学气相沉积)、无电镀铜籽层和之后的电解铜电镀或直接铜电镀来沉积导电材料。电路特征(线/间隔、垫等)的图案化可以使用半加成工艺(sap)、先进改性半加成工艺(amsap)或全加成工艺进行，其可以包含喷墨或其他全加成金属沉积工艺。在全加成工艺中，铜仅沉积在要定位导电互连处，不存在图案化和蚀刻。这些图案化工艺指示ic基板和晶片级封装工艺中使用的图案化工艺。相比之下，使用标准pcb工艺的图案化工艺是通过全消去工艺进行的。在全消去工艺中，铜层沉积或施加为箔片，并且然后铜层被图案化并蚀刻，以形成导电互连。全消去工艺不能够形成混合重分布层中的精细电路特征尺寸。然而，半加成工艺(sap)、先进改性半加成工艺(amsap)以及全加成工艺比全消去工艺更加昂贵。通孔结构可以相似于图3中描述的结构，包含但不限于堆叠、交错、填充、未填充、凹面以及凸面的结构。
在步骤108，第二电介质层56(也称为外层)施加在导电层54和第一电介质层50之上。第二电介质层是非导电材料。第二电介质层可以或可以不被玻璃填充、陶瓷颗粒填充或纳米颗粒填充。第二电介质层与激光钻孔或光刻法工艺兼容。虽然第二电介质层示出为单个层，第二电介质层表示由第二电介质材料制成的一个或多个层。第二电介质材料可以是电介质材料，其具有小于20ppm的翘曲和填充(warpandfill)cte(在36℃/s坡速率、b/t30和260℃，以及tg>160下，通过dma)。优选的翘曲和填充cte<15ppm。
在步骤110，通孔孔58形成在第二电介质层56中，以暴露导电互连54的一部分。对每个捕捉垫55形成一个通孔孔58。通孔孔50的直径等于或小于捕捉垫55的直径。在一些实施例中，通孔孔58的直径小于或等于30微米。通孔孔58通过光刻法工艺或使用激光形成，诸如uv激光或co2激光。通孔孔58可以用等离子体或典型的pcb或ic基板制造化学试剂清洁。在第一电介质层50和第二电介质层56处，层厚度变得比内芯结构中的非导电层更薄。更薄的层允许更小直径的通孔穿过整个厚度。在一些实施例中，第一电介质层的厚度约为40，其允许具有约为50微米的直径的通孔。相比之下，内芯结构中的典型非导电层具有约为60微米的厚度以及约为75微米的对应的通孔直径。在一些实施例中，第二电介质层的厚度约为25微米，其允许约为40微米的通孔直径。更小的通孔直径将混合重分布层的外表面上的电路特征尺寸小型化(例如更小的线迹线和更小的垫)，而保持内芯结构上的电路特征尺寸较大。
在步骤112，用于电路路径的重分布的电路特征通过金属化和图案化形成。导电互连60通过将诸如铜的导电材料沉积到第二电介质层56上并沉积到通孔孔58中而形成。所沉积的导电材料然后被图案化和蚀刻，以形成期望的电路特征。沉积在通孔孔58中的导电材料形成捕捉垫61，其电和机械地耦接到导电互连54。导电互连60可以以相似于步骤106中的导电互连54的方式形成，其中步骤112中形成的电路特征尺寸等于或小于步骤106中形成的电路特征尺寸。在一些实施例中，附加的导电层可以通过重复步骤108-112而形成。
在步骤114，施加阻焊掩模62，以保护除了电子部件组装或电测试所需的那些垫(诸如捕捉垫61)之外的外层电路。阻焊掩模可以放置在垫开口(已知为阻焊掩模限定的垫)之上或可以放置在垫的环状环(已知为金属或铜限定的垫)内。电子部件上的凸块(未示出)可以连接到暴露的垫。
虽然在混合重分布层的外表面上仅示出了单个垫61，这仅是出于实施例性目的。配置混合重分布层使得混合重分布层的外表面上的导电互连(并且特别是接触垫)匹配安装到混合pcb系统的电子部件的对应的互连(诸如凸块)。电子部件可以是单独的装置、ic和ic封装、模块、或一个或多个ic以及支持装置，诸如放大器、rf装置、传感器等。
图4示出了非对称配置，其中混合重分布层形成在内芯结构的一侧(顶侧，如图4中所示)上。替代地，其他混合重分布层可以形成在内芯结构的相对侧上。在内芯结构的任意侧上的混合重分布层可以是对称的或非对称的。
第一和第二电介质层，以及介于中间的导电层的更精细的电路特征形成混合重分布层。电路特征的尺寸从接触内芯结构的导电层到接触附接的电子部件的导电层减小，由此允许具有较大的大小的内芯结构的较小大小的电子部件，而不使用分开的ic基板或插入体。此外，混合重分布层提供来自电子部件的紧密间隔的凸块的导电互连扇出。附接的电子部件的每个凸块连接到混合重分布层的顶表面上的垫。凸块通常形成密集阵列，例如25×25凸块阵列，并且因此在顶表面上存在对应的垫的密集阵列。从阵列的外部垫沿着顶表面延伸互连迹线是直截了当的。这些来自附接的电子部件的互连“扇出”提供离开部件的互连能力。然而，对于高密度bga、凸块以及因此的垫，过于紧密地间隔在一起(间距过小)，不允许互连配合在垫之间以接入阵列中的内部垫。为对其余的垫/凸块提供扇出互连，内部垫典型地形成在连接到混合重分布层内的下部导电互连层的通孔的顶部上。导电互连然后可以被连接到从顶表面向下一个或多个层处的通孔。后续的通孔可以向下形成为穿过如所需必要数目的附加的层，以为附接的电子部件的垫/凸块中的每一个提供扇出互连。附接的电子部件上的凸块的阵列越大，为全部凸块/垫提供足够数目的扇出路径的层的数目越大。朝向内芯结构移动，间距、线以及间隔尺寸可以逐层减小，由此提供从与附接的电子部件的高密度互连相接所需的顶表面处的较小尺寸到内芯结构处的较大尺寸的过渡。例如，凸块可以具有0.2mm或0.3mm的间距(中心到中心)，而内芯结构处的垫/通孔的间距为0.75-1.00mm。以此方式，使用层压到总体pcb堆叠体的附加层来实现从附接的电子部件的较小尺寸的互连到内芯结构的较大尺寸的互连的过渡。这与使用附接为附接的电子部件与内芯结构之间的中间体的作为分开的部件的ic基板形成对比。
如上所述，高密度bga的密度过高，不允许足够的空间来路由相邻凸块之间的沟道。在内芯结构处较大间距的情况下，一个或多个路由沟道可以形成在相邻的垫/通孔之间，以用于扇出互连。应当理解，在混合重分布层由多个层制成的情况下，在每层处，尺寸可以增大，移动离开附接的电子部件的尺寸，并且最终提供足够的间距以在混合重分布层的更多一层上路由沟道形成(formation)。
通过将混合重分布层添加为层压到标准pcb(内芯结构)的附加的层，消除了ic基板。然而，由于附接的电子部件具有高密度互连，如果没有管理热-机械应力，则电子部件的单独凸块与混合重分布层上的对应的接触垫之间的配准(registration)可能成为问题。为了管理热-机械应力，进一步配置混合重分布层，使得电介质层由不同的材料制成。混合重分布层的电介质层也由与内芯结构的非导电层不同的材料制成。在不同层使用不同的材料，以缓解热-机械应力和配准负担。在适用的情况下，将外重分布层设计为混合重分布层有效地耗散电子部件附接位点处的应力，并且将热-机械应力分布到标准pcb的内芯结构与混合分布层之间的界面，以及混合重分布层内的各混合层之间的界面。
材料的热-机械应力(也称为残余应力)是弹性模量、温度改变、热膨胀系数(cte)以及泊松比(poisson’sratio)的函数。第一电介质材料具有两个特性。首先，第一电介质材料具有比内芯结构更低的弹性模量，但比第二电介质材料更大的弹性模量。低弹性模量意味着更顺从性的材料，基本上允许一种材料相对于另一种材料更多的运动。如果第一电介质层比内芯结构更刚性，则第一电介质层将一些热-机械应力(来自内芯结构)传输到第二电介质层中。然而，第一电介质层配置为比内芯结构和第二电介质层两者都更软(更低的弹性模量)，由此允许内芯结构稍微膨胀，而将第二电介质层保持就位。在此情况下，更软的第一电介质层吸收由膨胀/收缩内芯结构诱导的应力。在一些实施例中，第二电介质材料具有50gpa或更低的弹性模量。其次，第一电介质材料具有比内芯结构更低的热膨胀系数(cte)，但比外层更高的cte。热膨胀是物质响应于温度改变而在形状、面积以及体积上改变的倾向。膨胀的程度除以温度改变称为材料的cte并总体上随着温度变化。如本文中所使用的，材料的cte的引用用来指代具体温度下的具体cte值或cte的改变速率。相似于cte，弹性模量随着温度改变。
玻璃-液体过渡(或简称玻璃过渡)是材料，随着温度升高从硬且相对脆的"玻璃状"状态到熔化的或橡胶状状态的可逆过渡。材料的玻璃过渡温度tg表征此玻璃过渡发生的温度的范围。每种材料具有具体玻璃过渡tg。材料的cte的改变速率在玻璃过渡tg处改变。在低于玻璃过渡tg的温度下，材料具有第一cte改变速率，并且在高于玻璃过渡的温度下，材料具有第二cte改变速率，其大于第一cte改变速率。相似于cte，对于每种材料，在玻璃过渡温度tg以下存在第一弹性模量，并且在玻璃过渡温度tg以上存在与第一弹性模量不同的第二弹性模量。
对于由单个类型的材料制成的材料，存在单个cte。然而，对于多个不同类型的材料混合的材料(诸如混合的树脂材料)，得到的混合材料可以具有多个玻璃过渡温度tg。具有多个玻璃过渡温度tg的混合材料具有多个对应的cte。在混合材料的情况下，混合材料可以由复合cte表征。如应用于第一和第二电介质层，各自可以由具有单个cte的单个材料制成或作为具有复合cte的材料的混合物。本文参考cte意图参考任意情况。
内芯结构的非导电层的cte称为cte(a)，第一电介质层的cte称为cte(b)，并且第二电介质层的cte称为
附接的电部件与任意pcb类型的构造的顶表面之间的机械和电连接中的弱点是附接的电部件的凸块与构造的顶表面接触垫之间的焊接连接。如果要使用标准pcb材料来形成重分布层，则由于pcb与晶体半导体基板之间的cte失配造成的应力完全施加在此接触点处。混合重分布层在缓冲层(第一电介质层)以及外层(第二电介质层)的不同的材料层上逐渐耗散应力，由此最小化施加在焊接连接处的应力。
在一些实施例中，不包含第一电介质层。反之，第二电介质层(外层)直接耦接到内芯结构。在此情况下，第二电介质材料的厚度大于还存在第一电介质层(缓冲层)的那些实施例。
混合pcb系统利用倒装芯片和wlcsp(晶片级芯片规模封装)中使用的重分布型技术、具有更低cte和更高玻璃过渡温度tg的新材料以及新工艺(诸如半加成工艺(sap)、先进改性半加成工艺(amsap)或全加成工艺)来形成金属结构。混合重分布层提供界面、或足印匹配，以用于集成到标准pcb堆叠体上的全异电路特征尺寸。混合重分布层使用混合材料堆叠体来允许足印匹配和热-机械应力耗散，同时克服配准问题。
已经依据整合细节的具体实施例描述了本申请，以便于理解混合pcb系统的构造和操作的原理。许多在各附图中示出和描述的部件可互换，以实现所需结果，并且此描述应解读为也涵盖这样的互换。如此，本文中对具体实施例及其细节的参考不意图限制所附权利要求的范围。本领域技术人员将理解，可以对为说明而选择的实施例进行修改，而不背离本申请的精神和范围。