一种复位方法、复位信号输出电路和复位系统与流程

本发明涉及复位控制技术领域，尤其涉及一种复位方法、复位信号输出电路和复位系统。

背景技术：

在现有技术中，使用由模拟电路构成的复位电路对锁相环电路进行复位，该复位电路包括带隙基准电路和比较器电路，由于带隙基准电路和比较器电路设计复杂度都较高，进而使得该复位电路整体的设计复杂度较高。

技术实现要素：

有鉴于此，本发明实施例提供了一种复位方法、复位信号输出电路和复位系统，用以解决现有技术中复位电路整体的设计复杂度较高的问题。

第一方面，本发明实施例提供了一种复位系统，包括：

复位信号输出电路，所述复位信号输出电路的第一输入端与第一电源连接，所述复位信号输出电路的第二输入端与第二电源连接；

二输入或非门逻辑芯片，所述二输入或非门逻辑芯片的输入端与所述复位信号输出电路的输出端连接，所述二输入或非门逻辑芯片的输出端与待复位电路连接。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一电源和所述第二电源向所述复位信号输出电路输出电压时包括两个阶段，其中，第一阶段为所述第一电源向所述复位信号输出电路输出电压，第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压；或者，第一阶段为所述第二电源向所述复位信号输出电路输出电压，第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述复位信号输出电路包括：第一复位信号输出电路和第二复位信号输出电路；

所述第一复位信号输出电路的第一输入端与所述第一电源连接，所述第一复位信号输出电路的第二输入端与所述第二电源连接，所述第一复位信号输出电路的输出端与所述二输入或非门逻辑芯片的第一输入端连接；

所述第二复位信号输出电路的第一输入端与所述第一电源连接，所述第二复位信号输出电路的第二输入端与所述第二电源连接，所述第二复位信号输出电路的输出端与所述二输入或非门逻辑芯片的第二输入端连接。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第一阶段为所述第一电源向所述复位信号输出电路输出电压，所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，所述第一复位信号输出电路输出的电压信号依次为：低电平电压信号-高电平电压信号-低电平电压信号，所述第二复位信号输出电路持续输出低电平电压信号；

当所述第一阶段为所述第二电源向所述复位信号输出电路输出电压，所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，所述第一复位信号输出电路持续输出低电平电压信号，所述第二复位信号输出电路输出的电压信号依次为：高电平电压信号-低电平电压信号。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一电源的输出电压大于所述第二电源的输出电压。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一电源的输出电压为3.1V、3.3V和3.5V中的一个；

所述第二电源的输出电压为1.14V、1.2V、1.26V、1.32V和1.4V中一个。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一复位信号输出电路，包括：第一上电检测电路、施密特触发器、第一相反器和电平转换器；

所述第一上电检测电路的第一输入端与所述第一电源连接，所述第一上电检测电路的第二输入端与所述第二电源连接；

所述施密特触发器的第一输入端与所述第一电源连接，所述施密特触发器的第二输入端与第一上电检测电路的输出端连接；

所述第一相反器的第一输入端与所述第一电源连接，所述第一相反器的第二输入端与所述施密特触发器的输出端连接；

所述电平转换器的第一输入端与所述第二电源连接，所述电平转换器的第二输入端与所述第一相反器的输出端连接，所述电平转换器的输出端与所述二输入或非门逻辑芯片的第一输入端连接。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第一阶段为所述第一电源向所述复位信号输出电路输出电压时，且所述第一电源输出的电压稳定后，所述第一上电检测电路输出高电平电压信号，所述施密特触发器输出低电平电压信号，所述第一相反器输出高电平电压信号，所述电平转换器输出低电平电压信号；

当所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，在所述第二电源拉升电压的过程中，且所述第二电源输出的电压未达到所述第一上电检测电路的截止电压之前，所述第一上电检测电路输出高电平电压信号，所述施密特触发器输出低电平电压信号，所述第一相反器输出高电平电压信号，所述电平转换器输出高电平电压信号；在所述第二电源输出的电压达到所述第一上电检测电路的截止电压之后，所述第一上电检测电路输出低电平电压信号，所述施密特触发器输出高电平电压信号，所述第一相反器输出低电平电压信号，所述电平转换器输出低电平电压信号。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第一电源的输出电压为3.1V时，所述第一上电检测电路的截止电压为0.72V～0.93V；

当所述第一电源的输出电压为3.3V时，所述第一上电检测电路的截止电压为0.74V～0.95V；

当所述第一电源的输出电压为3.5V时，所述第一上电检测电路的截止电压为0.77V～0.98V。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第二复位信号输出电路包括：第二上电检测电路和第二相反器；

所述第二上电检测电路的第一输入端与所述第一电源连接，所述第二上电检测电路的第二输入端与所述第二电源连接；

所述第二相反器的第一输入端与所述第二电源连接，所述第二相反器的第二输入端与所述第二上电检测电路的输出端连接，所述第二相反器的输出端与所述二输入或非门逻辑芯片的第二输入端连接。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第一阶段为所述第二电源向所述复位信号输出电路输出电压时，且所述第二电源输出的电压稳定后，所述第二上电检测电路输出低电平电压信号，所述第二相反器输出高电平电压信号；

当所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，在所述第一电源拉升电压的过程中，且所述第一电源输出的电压未达到所述第二上电检测电路的截止电压之前，所述第二上电检测电路输出低电平电压信号，所述第二相反器输出高电平电压信号；在所述第一电源输出的电压达到所述第二上电检测电路的截止电压之后，所述第二上电检测电路输出高电平电压信号，所述第二相反器输出低电平电压信号。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第二电源的输出电压为1.14V时，所述第二上电检测电路的截止电压为2.18V～2.4V；

当所述第二电源的输出电压为1.2V时，所述第二上电检测电路的截止电压为2.28V～2.5V；

当所述第二电源的输出电压为1.26V时，所述第二上电检测电路的截止电压为2.39V～2.63V；

当所述第二电源的输出电压为1.32V时，所述第二上电检测电路的截止电压为2.49V～2.75V；

当所述第二电源的输出电压为1.4V时，所述第二上电检测电路的截止电压为2.64V～2.91V。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述待复位电路包括锁相环电路。

上述技术方案中的一个技术方案具有如下有益效果：

在本发明实施例中，复位系统由复位信号输出电路和二输入或非门逻辑芯片构成，其中，所述复位信号输出电路的第一输入端与第一电源连接，所述复位信号输出电路的第二输入端与第二电源连接，所述二输入或非门逻辑芯片的输入端与所述复位信号输出电路的输出端连接，所述二输入或非门逻辑芯片的输出端与待复位电路连接，在第一电源和第二电源向复位信号输出电路输入电压后，复位信号输出电路可以向二输入或非门逻辑芯片输入复位信号，二输入或非门逻辑芯片可以根据接收到的复位信号控制待复位电路进行复位。由于本发明实施例中的复位系统由数字电路构成，且数字电路的设计复杂度低于模拟电路的设计复杂度，因此本发明实施例中的复位系统的设计复杂度较低。

第二方面，本发明实施例提供了一种复位信号输出电路，应用于上述的复位系统中，包括：

第一复位信号输出电路，所述第一复位信号输出电路的第一输入端与第一电源连接，所述第一复位信号输出电路的第二输入端与第二电源连接，所述第一复位信号输出电路的输出端与二输入或非门逻辑芯片的第一输入端连接；

第二复位信号输出电路，所述第二复位信号输出电路的第一输入端与第一电源连接，所述第二复位信号输出电路的第二输入端与第二电源连接，所述第二复位信号输出电路的输出端与所述二输入或非门逻辑芯片的第二输入端连接。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述第一电源和所述第二电源向所述复位信号输出电路输出电压时包括两个阶段，其中，第一阶段为所述第一电源向所述复位信号输出电路输出电压，第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压；或者，第一阶段为所述第二电源向所述复位信号输出电路输出电压，第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述第一阶段为所述第一电源向所述复位信号输出电路输出电压，所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，所述第一复位信号输出电路输出的电压信号依次为：低电平电压信号-高电平电压信号-低电平电压信号，所述第二复位信号输出电路持续输出低电平电压信号；

当所述第一阶段为所述第二电源向所述复位信号输出电路输出电压，所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，所述第一复位信号输出电路持续输出低电平电压信号，所述第二复位信号输出电路输出的电压信号依次为：高电平电压信号-低电平电压信号。

上述技术方案中的一个技术方案具有如下有益效果：

在本发明实施例中，复位信号输出电路包括第一复位信号输出电路和第二复位信号输出电路，其中，所述第一复位信号输出电路的第二输入端与第二电源连接，所述第一复位信号输出电路的输出端与二输入或非门逻辑芯片的第一输入端连接，所述第二复位信号输出电路的第一输入端与第一电源连接，所述第二复位信号输出电路的第二输入端与第二电源连接，所述第二复位信号输出电路的输出端与所述二输入或非门逻辑芯片的第二输入端连接，由于第一复位信号输出电路和第二复位信号输出电路都与二输入或非门逻辑芯片连接，在第一电源和第二电源输出电压后，第一复位信号输出电路和第二复位信号输出电路可以向二输入或非门逻辑芯片输入复位信号，以使二输入或非门逻辑芯片根据接收到的复位信号控制下游电路进行复位。由于本发明实施例中，构成控制下游电路进行复位的电路由数字电路构成，且数字电路的设计复杂度低于模拟电路的设计复杂度，因此本发明实施例中构成控制下游电路进行复位的电路的设计复杂度较低。

第三方面，本发明实施例提供了一种复位方法，应用于上述的复位系统中，包括：

当所述第一阶段为所述第一电源向所述复位信号输出电路输出电压时，且所述第一电源输出的电压稳定后，所述第一上电检测电路输出高电平电压信号，该高电平电压信号与所述第一电源输出的电压稳定后的电压信号相同；施密特触发器输出电压为0V的低电平电压信号；第一相反器输出高电平电压信号，该高电平电压信号与所述第一上电检测电路输出的高电平电压信号相同；所述电平转换器输出电压为0V的低电平电压信号；第二上电检测电路输出高电平电压信号，该高电平电压信号与所述第一电源输出的电压稳定后的电压信号相同；第二相反器输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片接收到两个低电平电压信号后，输出高电平信号对应的逻辑信号，锁相环电路不复位；

当所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，在所述第二电源拉升电压的过程中，且所述第二电源输出的电压未达到所述第一上电检测电路的截止电压之前，所述第一上电检测电路输出高电平电压信号，该高电平电压信号与所述第一电源输出的电压稳定后的电压信号相同；所述施密特触发器输出电压为0V的低电平电压信号；所述第一相反器输出高电平电压信号，该高电平电压信号与所述第一上电检测电路输出的高电平电压信号相同；所述电平转换器的输出高电平电压信号，该高电平电压信号与所述第二电源的拉升电压相同；所述第二上电检测电路输出高电平电压信号，该高电平电压信号与所述第一电源输出的电压稳定后的电压信号相同；所述第二相反器输出电压为0V的低电平电压信号；在所述二输入或非门逻辑芯片接收到一个低电平电压信号和一个高电平电压信号后，输出低电平信号对应的逻辑信号，锁相环电路复位；

在所述第二电源输出的电压达到所述第一上电检测电路的截止电压之后，所述第一上电检测电路输出电压为0V的低电平电压信号；所述施密特触发器输出高电平电压信号，该高电平电压信号与所述第一电源输出的电压稳定后的电压信号相同；所述第一相反器输出电压为0V的低电平电压信号；所述电平转换器输出电压为0V的低电平电压信号；所述第二上电检测电路输出高电平电压信号，该高电平电压信号与所述第一电源输出的电压稳定后的电压信号相同；所述第二相反器输出电压为0V的低电平电压信号；在所述二输入或非门逻辑芯片接收到两个低电平电压信号后，输出高电平信号对应的逻辑信号，锁相环电路退出复位。

第四方面，本发明实施例提供了一种复位方法，应用于上述的复位系统中，包括：

当所述第一阶段为所述第二电源向所述复位信号输出电路输出电压时，且所述第二电源输出的电压稳定后，所述第二上电检测电路输出电压为0V的低电平电压信号；第二相反器输出电压为1.2V的高电平电压信号；第一上电检测电路输出电压为0V的低电平电压信号；施密特触发器输出高电平电压信号，该高电平电压信号与所述第二电源输出的电压稳定后的电压信号相同；第一相反器输出电压为0V的低电平电压信号；电平转换器输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片接收到一个低电平电压信号和一个高电平电压信号后，输出低电平信号对应的逻辑信号，锁相环电路复位；

当所述第二阶段为所述第一电源和所述第二电源分别向所述复位信号输出电路输出电压时，在所述第一电源拉升电压的过程中，且所述第一电源输出的电压未达到所述第二上电检测电路的截止电压之前，所述第二上电检测电路输出电压为0V的低电平电压信号；所述第二相反器输出电压为1.2V的高电平电压信号；所述第一上电检测电路输出电压为0V的低电平电压信号；所述施密特触发器输出高电平电压信号，该高电平电压信号与所述第一电源的拉升电压相同；所述第一相反器输出电压为0V的低电平电压信号；所述电平转换器输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片接收到一个低电平电压信号和一个高电平电压信号后，输出低电平信号对应的逻辑信号，锁相环电路持续复位；

在所述第一电源输出的电压达到所述第二上电检测电路的截止电压之后，所述第二上电检测电路输出高电平电压信号，该高电平电压信号对应的电压介于0.8V～3.3V之间；所述第二相反器所述电压为0V的低电平电压信号；所述第一上电检测电路输出电压为0V的低电平电压信号；所述施密特触发器输出高电平电压信号，该高电平电压信号与所述第一电源的拉升电压相同；所述第一相反器输出电压为0V的低电平电压信号；所述电平转换器输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片接收到两个低电平电压信号后，输出高电平信号对应的逻辑信号，锁相环电路退出复位。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1是本发明实施例提供的一种复位系统的结构示意图；

图2是本发明实施例提供的另一种复位系统的结构示意图；

图3是本发明实施例提供的一种第一复位信号输出电路的结构示意图；

图4是本发明实施例提供的一种第一上电检测电路、施密特触发器和第一相反器之间的连接示意图；

图5是本发明实施例提供的一种第二复位信号输出电路的结构示意图；

图6是本发明实施例提供的一种第二上电检测电路和第二相反器之间的连接示意图；

图7是本发明实施例提供的另一种复位系统的结构示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，尽管在本发明实施例中可能采用术语第一、第二来描述电源和输入端，但这些电源和输入端不应限于这些术语。这些术语仅用来将电源和输入端彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一电源也可以被称为第二电源，类似地，第二电源也可以被称为第一电源。

取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。

针对现有技术中由模拟电路构成的复位电路的设计复杂度较高的问题，本发明实施例提供了相应的解决思路：由于数字电路的设计复杂度低于模拟电路的设计复杂度，因此使用数字电路构成复位电路，以降低设计复杂度。

在上述思路的引导下，在本发明实施例中，复位系统由复位信号输出电路和二输入或非门逻辑芯片构成，其中，所述复位信号输出电路的第一输入端与第一电源连接，所述复位信号输出电路的第二输入端与第二电源连接，所述二输入或非门逻辑芯片的输入端与所述复位信号输出电路的输出端连接，所述二输入或非门逻辑芯片的输出端与待复位电路连接，在第一电源和第二电源向复位信号输出电路输入电压后，复位信号输出电路可以向二输入或非门逻辑芯片输入复位信号，二输入或非门逻辑芯片可以根据接收到的复位信号控制待复位电路进行复位。由于本发明实施例中的复位系统由数字电路构成，且数字电路的设计复杂度低于模拟电路的设计复杂度，因此本发明实施例中的复位系统的设计复杂度较低。

下面对可行的实现方案进行详细阐述。

实施例一

本发明实施例给出一种复位系统，如图1中实线部分所示，该复位系统包括：

复位信号输出电路11，所述复位信号输出电路11的第一输入端与第一电源12连接，所述复位信号输出电路11的第二输入端与第二电源13连接；

二输入或非门逻辑芯片14，所述二输入或非门逻辑芯片14的输入端与所述复位信号输出电路11的输出端连接，所述二输入或非门逻辑芯片14的输出端与待复位电路15连接。

在本发明实施例中，复位系统由复位信号输出电路和二输入或非门逻辑芯片构成，其中，所述复位信号输出电路的第一输入端与第一电源连接，所述复位信号输出电路的第二输入端与第二电源连接，所述二输入或非门逻辑芯片的输入端与所述复位信号输出电路的输出端连接，所述二输入或非门逻辑芯片的输出端与待复位电路连接，在第一电源和第二电源向复位信号输出电路输入电压后，复位信号输出电路可以向二输入或非门逻辑芯片输入复位信号，二输入或非门逻辑芯片可以根据接收到的复位信号控制待复位电路进行复位。由于本发明实施例中的复位系统由数字电路构成，且数字电路的设计复杂度低于模拟电路的设计复杂度，因此本发明实施例中的复位系统的设计复杂度较低。

在一个可行的实施方案中，所述第一电源12和所述第二电源13向所述复位信号输出电路11输出电压时包括两个阶段，其中，第一阶段为所述第一电源12向所述复位信号输出电路11输出电压，第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压；或者，第一阶段为所述第二电源13向所述复位信号输出电路11输出电压，第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压。

具体的，为了实现对待复位电路15的复位控制，可以通过第一电源12先向复位系统中的复位信号输出电路供电，在第一电源12向复位系统中的复位信号输出电路供电的过程中，第二电源13再向复位系统中的复位信号输出电路供电，此时第一电源12和第二电源13同时向复位系统中的复位信号输出电路供电，通过上述供电方式使复位系统产生复位信号，并将该复位信号发送给待复位电路15，以控制待复位电路15进行复位；为了实现对待复位电路15的复位控制，还可以通过第二电源13先向复位系统中的复位信号输出电路供电，在第二电源13向复位系统中的复位信号输出电路供电的过程中，第一电源12再向复位系统中的复位信号输出电路供电，此时第一电源12和第二电源13同时向复位系统中的复位信号输出电路供电，通过上述供电方式也可以使复位系统产生复位信号，并将该复位信号发送给待复位电路15，以控制待复位电路15进行复位。进一步的，第一电源12和第二电源13向复位信号输出电路供电时包括两个阶段，第一阶段：第一电源12或第二电源13先向复位信号输出电路11供电，第二阶段：第一电源12和第二电源13同时向复位信号输出电路11供电，通过上述两个阶段，复位信号输出电路11向二输入或非门逻辑芯片14输出使二输入或非门逻辑芯片14产生复位信号的控制信号，二输入或非门逻辑芯片14再将该复位信号传输给待复位电路15，使待复位电路15进行复位，再进一步的，无论第一电源12和第二电源13哪个先向复位信号输出电路11供电，然后再使第一电源12和第二电源13同时复位信号输出电路11供电，都可以使复位系统产生复位信号，使得复位系统可以通过多种控制方式对待复位电路15进行复位控制。

在一个可行的实施方案中，如图2中实线部分所示，所述复位信号输出电路11包括：第一复位信号输出电路111和第二复位信号输出电路112；所述第一复位信号输出电路111的第一输入端与所述第一电源连接12，所述第一复位信号输出电路111的第二输入端与所述第二电源连接13，所述第一复位信号输出电路111的输出端与所述二输入或非门逻辑芯片14的第一输入端连接；所述第二复位信号输出电路112的第一输入端与所述第一电源连接12，所述第二复位信号输出电路112的第二输入端与所述第二电源13连接，所述第二复位信号输出电路112的输出端与所述二输入或非门逻辑芯片14的第二输入端连接。

在一个可行的实施方案中，如图2所示的复位系统，当所述第一阶段为所述第一电源12向所述复位信号输出电路11输出电压，所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，所述第一复位信号输出电路111输出的电压信号依次为：低电平电压信号-高电平电压信号-低电平电压信号，所述第二复位信号输出电路112持续输出低电平电压信号；当所述第一阶段为所述第二电源13向所述复位信号输出电路11输出电压，所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，所述第一复位信号输出电路111持续输出低电平电压信号，所述第二复位信号输出电路121输出的电压信号依次为：高电平电压信号-低电平电压信号。

具体的，二输入或非门逻辑芯片14的逻辑功能为：当至少有一个高电平电压信号输入二输入或非门逻辑芯片14时，二输入或非门逻辑芯片14输出低电平信号，当输入二输入或非门逻辑芯片14的信号都为低电平电压信号时，二输入或非门逻辑芯片14输出高电平信号，其中，二输入或非门逻辑芯片14输出的低电平信号为复位信号，此时待复位电路15进入复位状态或保持复位状态；二输入或非门逻辑芯片14输出的高电平信号为工作信号，此时待复位电路15保持工作状态或者退出复位状态。因此上述供电方式可以使二输入或非门逻辑芯片14产生两种信号输出模式，当第一复位信号输出电路111输出的电压信号依次为：低电平电压信号-高电平电压信号-低电平电压信号，第二复位信号输出电路112持续输出低电平电压信号时对应第一种信号输出模式：工作信号-复位信号-工作信号，此时待复位电路15对应的状态为：保持工作状态-进入复位状态-退出复位状态；当第一复位信号输出电路111持续输出低电平电压信号，第二复位信号输出电路112输出的电压信号依次为：高电平电压信号-低电平电压信号时对应第二种信号输出模式：复位信号-工作信号，此时待复位电路15对应的状态为：进入复位状态-退出复位状态。进一步的，在上述复位系统的基础上，可以根据实际需求选择供电方式，但是无论使用哪种供电方式都可以使待复位电路15进行复位。

在一个可行的实施方案中，第一电源12的输出电压大于第二电源13的输出电压。

在一个可行的实施方案中，第一电源12的输出电压可以为3.1V、3.3V和3.5V中的一个；第二电源13的输出电压可以为1.14V、1.2V、1.26V、1.32V和1.4V中一个。

在上述可行的实施方案的基础上，如图3实现部分所示，所述第一复位信号输出电路111，包括：第一上电检测电路1111、施密特触发器1112、第一相反器1113和电平转换器1114；所述第一上电检测电路1111的第一输入端与所述第一电源12连接，所述第一上电检测电路1111的第二输入端与所述第二电源13连接；所述施密特触发器1112的第一输入端与所述第一电源12连接，所述施密特触发器1112的第二输入端与第一上电检测电路1111的输出端连接；所述第一相反器1113的第一输入端与所述第一电源12连接，所述第一相反器1113的第二输入端与所述施密特触发器1112的输出端连接；所述电平转换器1114的第一输入端与所述第二电源13连接，所述电平转换器1114的第二输入端与所述第一相反器1113的输出端连接，所述电平转换器1114的输出端与所述二输入或非门逻辑芯片14的第一输入端连接。

在一个可行的实施方案中，第一上电检测电路1111可以等效为一个P强N弱的相反器。

在一个具体的实施方案中，如图4所示，上述第一复位信号输出电路111中第一上电检测电路1111、施密特触发器1112和第一相反器1113的电路图，及其之间的连接关系可参考图4。

在一个具体的实施方案中，上述复位系统的一种工作方式为：当所述第一阶段为所述第一电源12向所述复位信号输出电路11输出电压时，且所述第一电源12输出的电压稳定后，所述第一上电检测电路1111输出高电平电压信号，所述施密特触发器1112输出低电平电压信号，所述第一相反器1113输出高电平电压信号，所述电平转换器1114输出低电平电压信号；当所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，在所述第二电源13拉升电压的过程中，且所述第二电源13输出的电压未达到所述第一上电检测电路1111的截止电压之前，所述第一上电检测电路1111输出高电平电压信号，所述施密特触发器1112输出低电平电压信号，所述第一相反器1113输出高电平电压信号，所述电平转换器1114输出高电平电压信号；在所述第二电源13输出的电压达到所述第一上电检测电路1111的截止电压之后，所述第一上电检测电路1111输出低电平电压信号，所述施密特触发器1112输出高电平电压信号，所述第一相反器1113输出低电平电压信号，所述电平转换器1114输出低电平电压信号。

具体的，上述电路中第一上电检测电路1111的作用是检测第二电源13是否达到触发电压；施密特触发器1112的作用包括两方面，第一方面是改变输出的波形，使输出的波形便陡峭，第二方面是提高电路抗噪能力；第一相反器1113的作用是改变相位；电平转换器1114的作用是第一相反器1113输出的电平信号转化为第二电源12输出电压对应的电平信号，并送至内核电路，以避免内核电路因高压受到损害。

在一个具体的实施方案中，当所述第一电源12的输出电压为3.1V时，所述第一上电检测电路1111的截止电压为0.72V～0.93V；当所述第一电源12的输出电压为3.3V时，所述第一上电检测电路1111的截止电压为0.74V～0.95V；当所述第一电源12的输出电压为3.5V时，所述第一上电检测电路1111的截止电压为0.77V～0.98V。

在一个可行的实施方案中，如图5中实线部分所示所示，所述第二复位信号输出电路112包括：第二上电检测电路1121和第二相反器1122；所述第二上电检测电路1121的第一输入端与所述第一电源12连接，所述第二上电检测电路1121的第二输入端与所述第二电源13连接；所述第二相反器1122的第一输入端与所述第二电源13连接，所述第二相反器1122的第二输入端与所述第二上电检测电路1121的输出端连接，所述第二相反器1122的输出端与所述二输入或非门逻辑芯片14的第二输入端连接。

在一个具体的实施方案中，如图6所示，上述第二复位信号输出电路112中第二上电检测电路1121和第二相反器1122的电路图，及其之间的连接关系可参考图6。

在一个具体的实施方案中，上述复位系统的另一种工作方式为：当所述第一阶段为所述第二电源13向所述复位信号输出电路11输出电压时，且所述第二电源13输出的电压稳定后，所述第二上电检测电路1121输出低电平电压信号，所述第二相反器1122输出高电平电压信号；当所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，在所述第一电源12拉升电压的过程中，且所述第一电源12输出的电压未达到所述第二上电检测电路1121的截止电压之前，所述第二上电检测电路1121输出低电平电压信号，所述第二相反器1122输出高电平电压信号；在所述第一电源12输出的电压达到所述第二上电检测电路1121的截止电压之后，所述第二上电检测电路1121输出高电平电压信号，所述第二相反器1122输出低电平电压信号。

具体的，上述电路中第二上电检测电路1121检测第一电源12是否达到触发电压，第二相反器1122的作用包括两方面，第一方面为是对输入信号进行相反处理，第二方面是将第二相反器1122输出的电平信号转化为第二电源12输出电压对应的电平信号，并送至内核电路，以避免内核电路因高压受到损害。

在一个具体的实施方案中，当所述第二电源13的输出电压为1.14V时，所述第二上电检测电路1121的截止电压为2.18V～2.4V；当所述第二电源13的输出电压为1.2V时，所述第二上电检测电路1121的截止电压为2.28V～2.5V；当所述第二电源13的输出电压为1.26V时，所述第二上电检测电路1121的截止电压为2.39V～2.63V；当所述第二电源13的输出电压为1.32V时，所述第二上电检测电路1121的截止电压为2.49V～2.75V；当所述第二电源13的输出电压为1.4V时，所述第二上电检测电路1121的截止电压为2.64V～2.91V。

在一个具体的实施方案中，所述待复位电路15包括锁相环电路。

实施例二

在实施例一的基础上，本发明实施例给出一种复位信号输出电路，如图2所示，应用于上述复位系统中，该复位信号输出电路包括：

第一复位信号输出电路111，所述第一复位信号输出电路111的第一输入端与第一电源12连接，所述第一复位信号输出电路111的第二输入端与第二电源13连接，所述第一复位信号输出电路111的输出端与二输入或非门逻辑芯片14的第一输入端连接；

第二复位信号输出电路112，所述第二复位信号输出电路112的第一输入端与第一电源12连接，所述第二复位信号输出电路112的第二输入端与第二电源13连接，所述第二复位信号输出电路112的输出端与所述二输入或非门逻辑芯片14的第二输入端连接。

在本发明实施例中，复位信号输出电路包括第一复位信号输出电路和第二复位信号输出电路，其中，所述第一复位信号输出电路的第二输入端与第二电源连接，所述第一复位信号输出电路的输出端与二输入或非门逻辑芯片的第一输入端连接，所述第二复位信号输出电路的第一输入端与第一电源连接，所述第二复位信号输出电路的第二输入端与第二电源连接，所述第二复位信号输出电路的输出端与所述二输入或非门逻辑芯片的第二输入端连接，由于第一复位信号输出电路和第二复位信号输出电路都与二输入或非门逻辑芯片连接，在第一电源和第二电源输出电压后，第一复位信号输出电路和第二复位信号输出电路可以向二输入或非门逻辑芯片输入复位信号，以使二输入或非门逻辑芯片根据接收到的复位信号控制下游电路进行复位。由于本发明实施例中，构成控制下游电路进行复位的电路由数字电路构成，且数字电路的设计复杂度低于模拟电路的设计复杂度，因此本发明实施例中构成控制下游电路进行复位的电路的设计复杂度较低。

在一个可行的实施方案中，所述第一电源12和所述第二电源13向所述复位信号输出电路11输出电压时包括两个阶段，其中，第一阶段为所述第一电源12向所述复位信号输出电路11输出电压，第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压；或者，第一阶段为所述第二电源13向所述复位信号输出电路11输出电压，第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压。

在上述可行的实施方案的基础上，当所述第一阶段为所述第一电源12向所述复位信号输出电路11输出电压，所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，所述第一复位信号输出电路111输出的电压信号依次为：低电平电压信号-高电平电压信号-低电平电压信号，所述第二复位信号输出电路112持续输出低电平电压信号；当所述第一阶段为所述第二电源13向所述复位信号输出电路11输出电压，所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，所述第一复位信号输出电路111持续输出低电平电压信号，所述第二复位信号输出电路112输出的电压信号依次为：高电平电压信号-低电平电压信号。

本发明实施例中，关于复位信号输出电路11的详细解释参见实施例一，在此不再详细赘述。

实施例三

在实施例一的基础上，如图7所示的复位系统，本发明实施例给出了一种复位方法，该方法应用于上述复位系统中，即该复位系统的工作原理，包括：

当所述第一阶段为所述第一电源12向所述复位信号输出电路11输出电压时，且所述第一电源12输出的电压稳定后，所述第一上电检测电路1111输出高电平电压信号，该高电平电压信号与所述第一电源12输出的电压稳定后的电压信号相同；施密特触发器1112输出电压为0V的低电平电压信号；第一相反器1113输出高电平电压信号，该高电平电压信号与所述第一上电检测电路1111输出的高电平电压信号相同；所述电平转换器1114输出电压为0V的低电平电压信号；第二上电检测电路1121输出高电平电压信号，该高电平电压信号与所述第一电源12输出的电压稳定后的电压信号相同；第二相反器1122输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片14接收到两个低电平电压信号后，输出高电平信号对应的逻辑信号，锁相环电路15不复位；

当所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，在所述第二电源13拉升电压的过程中，且所述第二电源13输出的电压未达到所述第一上电检测电路1111的截止电压之前，所述第一上电检测电路1111输出高电平电压信号，该高电平电压信号与所述第一电源12输出的电压稳定后的电压信号相同；所述施密特触发器1112输出电压为0V的低电平电压信号；所述第一相反器1113输出高电平电压信号，该高电平电压信号与所述第一上电检测电路1111输出的高电平电压信号相同；所述电平转换器1114的输出高电平电压信号，该高电平电压信号与所述第二电源13的拉升电压相同；所述第二上电检测电路1121输出高电平电压信号，该高电平电压信号与所述第一电源12输出的电压稳定后的电压信号相同；所述第二相反器1122输出电压为0V的低电平电压信号；在所述二输入或非门逻辑芯片14接收到一个低电平电压信号和一个高电平电压信号后，输出低电平信号对应的逻辑信号，锁相环电路15复位；

在所述第二电源13输出的电压达到所述第一上电检测电路1111的截止电压之后，所述第一上电检测电路1111输出电压为0V的低电平电压信号；所述施密特触发器1112输出高电平电压信号，该高电平电压信号与所述第一电源12输出的电压稳定后的电压信号相同；所述第一相反器1113输出电压为0V的低电平电压信号；所述电平转换器1114输出电压为0V的低电平电压信号；所述第二上电检测电路1121输出高电平电压信号，该高电平电压信号与所述第一电源12输出的电压稳定后的电压信号相同；所述第二相反器1122输出电压为0V的低电平电压信号；在所述二输入或非门逻辑芯片14接收到两个低电平电压信号后，输出高电平信号对应的逻辑信号，锁相环电路15退出复位。

实施例四

在实施例一的基础上，如图7所示的复位系统，本发明实施例给出了另一种复位方法，该方法应用于上述复位系统中，即该复位系统的工作原理，包括：

当所述第一阶段为所述第二电源13向所述复位信号输出电路11输出电压时，且所述第二电源13输出的电压稳定后，所述第二上电检测电路1121输出电压为0V的低电平电压信号；第二相反器1122输出电压为1.2V的高电平电压信号；第一上电检测电路1111输出电压为0V的低电平电压信号；施密特触发器1112输出高电平电压信号，该高电平电压信号与所述第二电源13输出的电压稳定后的电压信号相同；第一相反器输1113出电压为0V的低电平电压信号；电平转换器1114输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片14接收到一个低电平电压信号和一个高电平电压信号后，输出低电平信号对应的逻辑信号，锁相环电路15复位；

当所述第二阶段为所述第一电源12和所述第二电源13分别向所述复位信号输出电路11输出电压时，在所述第一电源12拉升电压的过程中，且所述第一电源12输出的电压未达到所述第二上电检测电路1121的截止电压之前，所述第二上电检测电路1121输出电压为0V的低电平电压信号；所述第二相反器1122输出电压为1.2V的高电平电压信号；所述第一上电检测电路1111输出电压为0V的低电平电压信号；所述施密特触发器1112输出高电平电压信号，该高电平电压信号与所述第一电源12的拉升电压相同；所述第一相反器1113输出电压为0V的低电平电压信号；所述电平转换器1114输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片14接收到一个低电平电压信号和一个高电平电压信号后，输出低电平信号对应的逻辑信号，锁相环电路15持续复位；

在所述第一电源12输出的电压达到所述第二上电检测电路1121的截止电压之后，所述第二上电检测电路1121输出高电平电压信号，该高电平电压信号对应的电压介于0.8V～3.3V之间；所述第二相反器1122所述电压为0V的低电平电压信号；所述第一上电检测电路1111输出电压为0V的低电平电压信号；所述施密特触发器1112输出高电平电压信号，该高电平电压信号与所述第一电源12的拉升电压相同；所述第一相反器1113输出电压为0V的低电平电压信号；所述电平转换器1114输出电压为0V的低电平电压信号；在二输入或非门逻辑芯片14接收到两个低电平电压信号后，输出高电平信号对应的逻辑信号，锁相环电路15退出复位。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。