压控振荡器及锁相环的制作方法

本发明涉及锁相环技术领域，具体涉及一种压控振荡器及锁相环。

背景技术

压控振荡器(voltagecontrolledoscillator，vco)，是一个由电压控制的、其振荡频率可调的振荡器，是锁相环电路的核心部分。

目前常用的vco，采用环形振荡器(ringoscillator)作为振荡电路,由流入的电流来控制环形振荡器的振荡速度，即所谓的itof，并由一个控制电压来决定这个电流值，即vtoi，最终实现vtof的线性控制。

但环形振荡器普遍存在起振的问题，为了破坏稳定而不振的简并点，需要在环形振荡器上耦接足够强的交叉耦合的锁存电路(latch)，来保证足够的差分增益。

然而，latch的引入会在一定程度上拉低vco工作的速度。

技术实现要素：

本发明解决的技术问题是如何避免引入latch后拉低vco工作的速度。

为解决上述技术问题，本发明实施例提供一种压控振荡器，所述压控振荡器包括：电流提供电路，与所述压控振荡器的控制电压输入端耦接，适于在所述控制电压输入端输入的控制电压的控制下，输出预设电流值的电流信号；环形振荡电路，与所述电流提供电路的输出端及控制电压输入端耦接，适于在所述控制电压输入端输出的控制电压的控制下，基于所述电流提供电路输出的电流信号，输出相应频率的周期信号；锁存电路，与所述压控振荡器的启动信号输入端及所述环形振荡电路耦接，适于在所述环形振荡电路起振前，基于所述启动信号输入端输入的控制信号启动，增大所述环形振荡电路的增益，并在所述环形振荡电路起振且所述周期信号的频率达到预设频率后，基于所述启动信号输入端输入的控制信号关闭。

可选地，所述锁存电路包括：

第一开关，与所述启动信号输入端耦接，适于在所述启动信号输入端输入的控制信号的控制下导通或断开；

增益调整电路，与所述第一开关及所述环形振荡电路耦接，适于在所述第一开关导通时，增大所述环形振荡电路的增益。

可选地，所述第一开关包括：第一pmos管，栅极与所述启动信号输入端耦接，漏极与所述增益调整电路耦接，源极与第一电源电压输入端耦接。

可选地，所述增益调整电路包括：交叉耦接的第二pmos管及第三pmos管，所述第二pmos管及第三pmos管的源极与所述第一开关耦接，漏极与所述环形振荡电路耦接，衬底与第一电源电压输入端耦接。

可选地，所述环形振荡电路为差分式环形振荡电路。

可选地，所述差分式环形振荡电路包括首尾依次相接的三个反相器。

可选地，所述电流提供电路包括：

偏置电流产生电路，适于在所述控制电压输入端输入的控制电压的控制下，产生所述预设电流值的电流信号；

镜像电路，与所述偏置电流产生电路及环形振荡电路耦接，适于对所述偏置电流产生电路产生的电流信号进行镜像，并输出至所述环形振荡电路。

可选地，所述压控振荡器还包括：

与所述压控振荡器的启动信号输入端耦接的启动信号产生电路，适于产生所述启动信号输入端的控制信号。

可选地，所述启动信号输入端的控制信号为数字信号。

本发明实施例还提供了一种锁相环，所述锁相环包括上述任一种的压控振荡器。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

采用上述方案，由于锁存电路可以在环形振荡电路起振且所述周期信号的频率达到预设频率后，基于所述启动信号输入端输出的控制信号关闭，故可以不再继续拉低压控振荡器的工作速度。

附图说明

图1是本发明实施例中一种压控振荡器的电路结构示意图；

图2是本发明实施例中一种锁存电路的电路结构示意图；

图3是本发明实施例中另一种压控振荡器的电路结构示意图；

图4是本发明实施例中压控振荡器输出的周期信号的一种仿真曲线示意图。

具体实施方式

现有的压控振荡器中，与环形振荡器耦接的锁存电路在压控振荡器的工作过程中始终处于工作状态，故会在环形振荡器起振后拉低压控振荡器的工作速度。

针对上述问题，本发明实施例提供了一种压控振荡器，锁存电路可以在环形振荡电路起振且所述周期信号的频率达到预设频率后，基于所述启动信号输入端输出的控制信号关闭，故可以不再继续拉低压控振荡器的工作速度。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

参照图1，本发明实施例提供了一种压控振荡器1，所述压控振荡器1可以包括：电流提供电路11，环形振荡电路12以及锁存电路13，其中：

所述电流提供电路11，与所述压控振荡器1的控制电压输入端t1耦接，适于在所述控制电压输入端t1输入的控制电压vc的控制下，输出预设电流值的电流信号；

所述环形振荡电路12，与所述电流提供电路11的输出端及控制电压输入端t1耦接，适于在所述控制电压输入端t1输出的控制电压vc的控制下，基于所述电流提供电路11输出的电流信号，输出相应频率的周期信号；

所述锁存电路13，与所述压控振荡器1的启动信号输入端t2及所述环形振荡电路12耦接，适于在所述环形振荡电路12起振前，基于所述启动信号输入端输入t2的控制信号st启动，增大所述环形振荡电路12的增益，并在所述环形振荡电路12起振且所述周期信号的频率达到预设频率后，基于所述启动信号输入端t2输入的控制信号st关闭。

由于锁存电路13可以在环形振荡电路12起振且周期信号的频率达到预设频率后，基于控制信号st关闭，故可以不再继续拉低压控振荡器的工作速度。

在本发明的一实施例中，参照图2，所述锁存电路13可以包括：

第一开关131，与所述启动信号输入端t2耦接，适于在所述启动信号输入端t2输入的控制信号st的控制下导通或断开；

增益调整电路132，与所述第一开关131及所述环形振荡电路12耦接，适于在所述第一开关131导通时，增大所述环形振荡电路12的增益。

在具体实施中，所述第一开关131的电路结构可以存在多种，只要能够在启动信号输入端t2输入的控制信号st控制下导通或断开即可。

在本发明的一实施例中，参照图2，所述第一开关131可以包括：第一pmos管p1。所述第一pmos管p1的栅极与所述启动信号输入端t2耦接，漏极与所述增益调整电路132耦接，源极与第一电源电压输入端vdd耦接。

当然，所述第一开关131也可以为其它类型的开关，比如，所述第一开关131还可以为pmos和nmos并接的cmos开关。

在具体实施中，继续参照图2，所述增益调整电路132可以包括：交叉耦接的第二pmos管p2及第三pmos管p3，即所述第二pmos管p2的栅极与所述第三pmos管p3的漏极耦接，所述第三pmos管p3的栅极与所述第二pmos管p2的漏极耦接。所述第二pmos管p2及第三pmos管p3的源极与所述第一开关131耦接，漏极与所述环形振荡电路12耦接，衬底与第一电源电压输入端vdd耦接。

当所述第一开关131导通时，第二pmos管p2及第三pmos管p3导通，第二pmos管p2和第三pmos管p3差分耦合，使得输出端第二pmos管p2和第三pmos管p3的漏端一个被拉低，另一个被拉高，等同于增大环形振荡电路12的差分增益，使其快速起震。当环形振荡电路12起振且所述周期信号的频率达到预设频率后，所述第一开关131断开，使得第二pmos管p2及第三pmos管p3断开，环形振荡电路需要驱动的负载减小，比如，图1环形振荡电路12中反相器122的两个差分输出端b及bb需要驱动的负载减小，故可以不再继续拉低压控振荡器1的工作速度。

在具体实施中，参照图1，所述环形振荡电路12可以存在多种电路结构。在本发明的一实施例中，为了减少噪声对所述相应频率的周期信号的影响，所述环形振荡电路12可以为差分式环形振荡电路。所述差分式环形振荡电路12可以包括多个首尾依次相接的反相器。

比如，所述差分式环形振荡电路12包括三个首尾依次相接的反相器121～123。所述锁存电路13的输出端可以与反相器122的两个差分输出端b及bb耦接，反相器122的两个差分输出端b及bb同时也是反相器123的两个差分输入端。当然，所述锁存电路13的输出端也可以与反相器121的两个差分输出端a及ab耦接，反相器121的两个差分输出端a及ab同时也是反相器122的两个差分输入端。所述锁存电路13的输出端还可以与反相器121的两个差分输入端in及in_耦接，反相器121的两个差分输入端in及in_同时也是反相器123的两个差分输出端。

在具体实施中，参照图1，所述电流提供电路11可以包括：第一nmos管n1、第四pmos管p4及第五pmos管p5。其中：

所述第一nmos管n1的栅极与所述控制电压输入端t1耦接，源极与第二电源电压输入端vss耦接，漏极与第四pmos管p4的漏极耦接；

所述第四pmos管p4的栅极与漏极耦接，源极与第一电源电压输入端vdd耦接；

所述第五pmos管p5的栅极与所述第四pmos管p4的栅极耦接，所述第五pmos管p5的源极与第一电源电压输入端vdd耦接，漏极与所述环形振荡电路12耦接。

控制电压vc通过第一nmos管n1及第四pmos管p4产生基准电流i1，进而在第五pmos管p5的漏极得到与基准电流i1相等的恒电流i2，并提供给环形振荡电路12。

采用上述电流提供电路11，不仅结构简单，而且具有一定的温度补偿作用。

在本发明的一实施例中，参照图3，所述压控振荡器1还可以包括：与所述压控振荡器1的启动信号输入端t2耦接的启动信号产生电路14，适于产生所述启动信号输入端t2的控制信号st。

在具体实施中，所述启动信号产生电路14可以为用于产生控制信号st的芯片，也可以为用于产生控制信号st的具体电路，具体不作限制，只要能够产生控制信号st即可。

在具体实施中，所述控制信号st可以为模拟信号，比如，电流信号或电压信号，通过信号达到一定的电流值或电压值来控制所述锁存电路13的启动或关闭。所述控制信号st也可以为数字信号，通过高低电平控制所述锁存电路13的启动或关闭。

图4为图1示出的压控振荡器1在控制信号st的控制下，差分输出端b及bb输出的周期信号的仿真曲线示意图。其中，控制电压vc＝0.55v。图4(a)为控制信号st的曲线示意图，图4(b)为压控振荡器1的差分输出端b的曲线示意图，图4(c)为压控振荡器1的差分输出端bb的曲线示意图。

下面结合图1及图4进行详细说明：

从图4可以看出，在控制信号st＝0阶段，锁存电路13启动，压控振荡器1稳定后的振荡速度约为597mhz，在控制信号st＝1阶段，锁存电路13关闭，压控振荡器1的振荡速度约为747mhz。

由此可以得到，在控制信号st＝0阶段，锁存电路13在帮助环形振荡电路12起振的同时，造成了δf＝150mhz的频率损失，故通过控制信号st控制锁存电路13在环形振荡电路12起振至周期信号的频率达到预设频率后，关闭锁存电路13，可以避免了压控振荡器1约150mhz的频率损失。

本发明实施例还提供了一种锁相环，所述锁相环包括上述的压控振荡器1。由所述压控振荡器1为锁相环的后续电路提供一定频率的周期信号。

可以理解的是，上述压控振荡器1还可以应用其它集成电路中，具体不作限制。具体无论应用于何种电路结构中，均不构成对本发明实施例的限制，且均在本发明的保护范围之内。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。