速率兼容低密度奇偶校验码编译码的方法及编译码器与流程

本发明涉及通信与信息系统的纠错编码技术领域，特别是涉及一种速率兼容低密度奇偶校验码编译码的方法及编译码器。

背景技术：

通信信道环境通常具有时变特性。在时变通信信道中，采用速率兼容(rc)纠错码是提高系统吞吐量和可靠性的有效途径之一。一组速率兼容纠错码包含多个不同码率的码，高码率的码的码字比特嵌套于低码率的码的码字比特中，可采用一对编、译码器进行编、译码。当时变通信信道可靠时，使用较高码率的码以获得更高的系统吞吐量，而当时变通信信道可靠性低时，使用较低码率的码以获得更大的纠错能力，速率兼容纠错码的性能对通信系统的效率起着至关重要的作用。低密度奇偶校验码(ldpc码：low-densityparity-checkcode)能够利用低复杂度迭代译码算法达到接近shannon容量限的纠错性能，正逐步进入各种通信领域，在移动通信、卫星通信中已开始得到应用。

近年来，速率兼容低密度奇偶校验码(rc-ldpc码)已成为速率兼容码的研究热点。构造rc-ldpc码最常用的方法为删余和扩展两种。删余方法以最低码率的码作为母码，通过对母码的校验矩阵进行删余得到较高码率的码，可以利用渐进环增长算法得到可快速编码的删余型非规则rc-ldpc码。扩展方法以最高码率的码作为母码，通过逐渐增加高码率的码的校验比特得到较低码率的码，可以基于代数的构造方法和基于图模型的构造方法，通过扩展的思想设计了可快速编码的结构化rc-ldpc码，但是通过上述扩展方法构造的rc-ldpc码时，每个zj(1≤j≤j)的维数相同，均为m1×n1，可得到的码率为rj＝k/(n1+(j-1)m1)，(1≤j≤j)，码率的灵活性有限，即最高码率一旦确定，其余码率均被限定；且zj的第j列要么为全零列，要么与z1的第j列相同，限制了可选择的模式，误码率高。

技术实现要素：

本发明的目的是一种速率兼容低密度奇偶校验码编译码的方法及编译码器，能够提高速率兼容准循环低密度奇偶校验码的灵活性和纠错性能。

为实现上述目的，本发明提供了如下方案：

一种速率兼容低密度奇偶校验码编译码的方法，所述方法包括：

确定最高码率的码对应的第一母矩阵；

根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵；

根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵；

对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；

根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。

可选的，所述确定最高码率的码对应的第一母矩阵，具体包括：

确定最高码率基础矩阵；所述最高码率基础矩阵为m行n列的零矩阵；

对所述最高码率基础矩阵中的第n-m+1列至第n列布置元素1，且布置后的所述元素1形成准双对角线结构；

根据已知图结构度分布，计算所述最高码率基础矩阵中第1列至第n-m列中各列对应的所述元素1的个数；

根据所述最高码率基础矩阵中第1列对应的所述元素1的个数，随机分布所述最高码率基础矩阵中第1列的所述元素1的分布位置；

根据pexit算法以及所述最高码率基础矩阵中第2列至第n-m列中各列对应的所述元素1的个数，确定所述最高码率基础矩阵中第2列至第n-m列中各列的所述元素1的分布位置，进而确定最高码率的码对应的第一母矩阵。

可选的，所述根据pexit算法以及所述最高码率基础矩阵中第2列至第n-m列中各列对应的所述元素1的个数，确定所述最高码率基础矩阵中第2列至第n-m列中各列的所述元素1的分布位置，具体包括：

第一步，确定所述最高码率基础矩阵中第i列中所述元素1在第i列的所有分布位置；其中2≤i≤n-m；

第二步，保持除所述最高码率基础矩阵中第i列以外的各列的元素不变，将所述第一步中确定的所有分布位置分别代入所述最高码率基础矩阵中第i列后，采用pexit算法，计算各个所述最高码率基础矩阵的门限值；

第三步，比较各个所述最高码率基础矩阵的门限值，确定所述最高码率基础矩阵的最小门限值，并将所述最高码率基础矩阵的最小门限值所对应的第i列中所述元素1的分布位置确定为所述最高码率基础矩阵中第i列中所述元素1的分布位置；

第四步，重复所述第一步、所述第二步以及所述第三步，依次确定所述最高码率基础矩阵中第2列至第n-m列中各列的所述元素1的分布位置。

可选的，所述根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵，具体包括：

第一步，确定第j低码率矩阵；所述第j低码率矩阵为1行n列的零矩阵；其中2≤j≤j，j表示码率的个数；

第二步：将第j低码率矩阵的0元素从左到右替换成1元素，得到n个替换后的第j低码率矩阵，并将n个所述替换后的第j低码率矩阵分别与第j-1低码率的码对应的第二母矩阵组合，得到n个第一初步母矩阵；所述第j-1低码率的码对应的第二母矩阵包括所述第一母矩阵；

第三步，采用pexit算法，分别计算n个所述第一初步母矩阵的门限值，确定所述第一初步母矩阵的最小门限值对应的所述替换后第j低码率矩阵为第一替换第j低码率矩阵；其中，所述第一替换第j低码率矩阵中0元素的个数为n-1；

第四步，将所述第一替换第j低码率矩阵中的0元素从左到右替换成1元素，得到n-1个替换后的第一替换第j低码率矩阵，并将n-1个所述替换后的第一替换第j低码率矩阵分别与第j-1低码率的码对应的第二母矩阵组合，得到n-1个第二初步母矩阵；采用pexit算法，分别计算n-1个所述第二初步母矩阵的门限值，确定所述第二初步母矩阵的最小门限值对应的所述替换后的第一替换第j低码率矩阵为第二替换第j低码率矩阵；

第五步，判断所述第二替换第j低码率矩阵对应的最小门限值是否大于所述第一替换第j低码率矩阵对应的最小门限值；若是，则将所述第一替换第j低码率矩阵与第j-1低码率的码对应的第二母矩阵组合后的矩阵为第j低码率码对应的第二母矩阵；若否，则返回第四步，并将所述第二替换第j低码率矩阵替换所述第一替换第j低码率矩阵，直到第q替换第j低码率矩阵对应的最小门限值大于所述第q-1替换第j低码率矩阵对应的最小门限值停止，并将所述第q-1替换第j低码率矩阵与第j-1低码率的码对应的第二母矩阵组合后的矩阵为第j低码率码对应的第二母矩阵；其中2≤q≤n；

第六步，重复所述第一步、所述第二步、所述第三步、所述第四步以及第五步，依次计算各个低码率的码对应的第二母矩阵；

其中，所述第j低码率的码对应的第二母矩阵为：其中，z1表示所述第一母矩阵；表示第j-1低码率的码对应的第二母矩阵。

可选的，所述根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵，具体包括：

根据所述第一母矩阵，以矩阵短环数最少为原则，计算最高码率的码对应的第一基矩阵；

根据所述第一基矩阵以及各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个低码率的码对应的第二基矩阵。

可选的，所述根据所述第一母矩阵，以矩阵短环数最少为原则，计算最高码率的码对应的第一基矩阵，具体包括：

第一步，确定所述第一母矩阵z1中各列非零元素的个数；

第二步，将构建维数与所述第一母矩阵z1相同的第一初始矩阵，且所述第一初始矩阵的元素均为-1；

第三步，保持除所述第一初始矩阵中第1列以外的各列的元素不变，分别从集合{0,1,2,…,q-1}中随机选取dv(1)个元素代入所述第一初始矩阵第1列中；其中dv(1)为所述第一母矩阵z1中第1列非零元素的个数；所述dv(1)个元素代入所述第一初始矩阵第1列的位置为所述第一母矩阵z1中第1列非零元素的位置；

第四步，保持除所述第一初始矩阵中第i列以外的各列的元素不变，从集合{0,1,2,…,q-1}中随机选取1个元素代入所述第一初始矩阵第i列中；所述元素代入所述第一初始矩阵第i列的位置为所述第一母矩阵z1中第i列第一个非零元素的位置；其中2≤i≤n-m；

第五步，保持除所述第一初始矩阵中第i列以外的各列的元素不变，将集合{0,1,2,…,q-1}中所有值分别代入所述第一初始矩阵第i列中，计算所述代入后第一初始矩阵的短环数；所述第一初始矩阵第i列的位置为所述第一母矩阵z1中第i列第k个非零元素的位置；比较各个所述代入后第一初始矩阵的短环数，选择短环数最小的所述值代入所述第一初始矩阵第i列中；其中2≤i≤n-m，2≤k≤dv(i)，dv(i)为所述第一母矩阵z1中第i列非零元素的个数；

第六步，多次重复第五步，确定所述第一初始矩阵的第i列；

第七步，重复所述第四步、第五步以及所述第六步，依次确定所述第一初始矩阵中各列的元素，进而确定所述最高码率的码对应的第一基矩阵。

可选的，所述根据所述第一基矩阵以及各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个低码率的码对应的第二基矩阵，具体包括：

第一步，构建1行n列的第j低码率基矩阵，所述第j低码率基矩阵的元素均为-1；

第二步，若所述第二母矩阵中的zj中第p个元素为1，则保持除所述第j低码率基矩阵中的第p个以外的各个元素不变，将集合{0,1,2,…,q-1}中所有值分别替换所述第j低码率基矩阵中的第p个元素，得到q个替换后的第j低码率基矩阵，并将所述替换后的第j低码率基矩阵分别与第j-1低码率的码对应的第二基矩阵组合，得到q个初步基矩阵；计算所述初步基矩阵的短环数；比较各个所述初步基矩阵的短环数，选择短环数最小的所述值替换所述第j低码率基矩阵中的第p个元素；其中1≤p≤n；所述第j-1低码率的码对应的第二基矩阵包括所述第一基矩阵；

第三步，多次重复第二步，确定所述第j低码率基矩阵中的各个元素，并将所述第j低码率基矩阵与第j-1低码率的码对应的第二基矩阵组合后的矩阵确定为第j低码率的码对应的第二基矩阵；

所述第j码率的码对应的第二基矩阵为：其中，b1表示所述第一基矩阵；bj表示第j低码率基矩阵；2≤j≤j，j表示码率的个数。

可选的，所述对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵，具体包括：

对所述第一基矩阵和各个所述第二基矩阵中的非负元素均进行q×q的循环置换矩阵替换，所述第一基矩阵和各个所述第二基矩阵中的-1元素均进行q×q的零矩阵替换，得到各个码率的校验矩阵；

根据所述校验矩阵、零矩阵以及单位矩阵，得到速率兼容准循环低密度奇偶校验码的校验矩阵；所述速率兼容准循环低密度奇偶校验码的校验矩阵为：其中，mj(1≤j≤j)是由q×q的循环置换矩阵和q×q的零矩阵组成的矩阵阵列，m1的维数为qm×qn，mj(2≤j≤j)的维数为q×qn，第一行的0为qm×q的零矩阵，其余0为q×q的零矩阵，i为q×q的单位矩阵；最高码率的码对应的校验矩阵为m1，码率为r1＝k/n，低码率为rj＝k/(n+j-1)，(2≤j≤j)。

本发明还提供一种速率兼容低密度奇偶校验码编码的编码器，所述编码器包括：

第一母矩阵确定模块，用于确定最高码率的码对应的第一母矩阵；

第二母矩阵计算模块，用于根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵；

基矩阵计算模块，用于根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵；

速率兼容准循环低密度奇偶校验码的校验矩阵得到模块，用于对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；

编码模块，用于根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码。

本发明还提供一种速率兼容低密度奇偶校验码译码的译码器，其特征在于，所述译码器包括：

第一母矩阵确定模块，用于确定最高码率的码对应的第一母矩阵；

第二母矩阵计算模块，用于根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵；

基矩阵计算模块，用于根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵；

速率兼容准循环低密度奇偶校验码的校验矩阵得到模块，用于对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；

译码模块，用于根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行译码。

根据本发明提供的具体实施例，本发明公开了以下技术效果：本发明提供了一种速率兼容低密度奇偶校验码编译码的方法及编译码器，该方法包括确定最高码率的码对应的第一母矩阵；根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵；根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵；对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。本发明提供的方法通过采用pexit算法和矩阵最少短环数为原则，提高了速率兼容准循环低密度奇偶校验码的灵活性和纠错性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例编码或译码方法的流程示意图；

图2为本发明确定最高码率的码对应的第一母矩阵的过程示意图；

图3为本发明构造的码与现有技术提供的实施例中的码的性能对比图；

图4为本发明构造的码与现有技术提供的实施例中的码以及ieeewimax中码的性能对比图；

图5为本发明实施例编码器的结构示意图；

图6为本发明实施例译码器的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种速率兼容低密度奇偶校验码编译码的方法及编译码器，能够提高速率兼容准循环低密度奇偶校验码的灵活性和纠错性能。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明实施例编码或译码方法的流程示意图，如图1所示，本发明提供的一种编码或译码的方法具体包括以下步骤：

步骤101：确定最高码率的码对应的第一母矩阵。

步骤102：根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵。

步骤103：根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵。

步骤104：对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵。

步骤105：根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。

图2为本发明确定最高码率的码对应的第一母矩阵的过程示意图。

其中，步骤101具体包括：

确定最高码率基础矩阵z1；所述最高码率基础矩阵z1为m行n列的零矩阵。

对所述最高码率基础矩阵z1中的第n-m+1列至第n列布置元素1，且布置后的所述元素1形成准双对角线结构，如图2所示。其中，在最高码率基础矩阵z1中的第n-m+1列至第n列除了布置元素1以外，其他空白区域均为0。

根据已知图结构度分布，计算所述最高码率基础矩阵z1中第1列至第n-m列中各列对应的所述元素1的个数。

对于最高码率基础矩阵z1中第1列，根据所述最高码率基础矩阵z1中第1列对应的所述元素1的个数，随机分布所述最高码率基础矩阵z1中第1列的所述元素1的分布位置。

对于最高码率基础矩阵z1中第2列至第n-m列，从左至右逐列构造每列中元素1的分布位置，以确保所设计的最高码率的码具有较低的门限值。具体为根据pexit算法以及所述最高码率基础矩阵z1中第2列至第n-m列中各列对应的所述元素1的个数，确定所述最高码率基础矩阵z1中第2列至第n-m列中各列的所述元素1的分布位置，包括：

第一步，确定所述最高码率基础矩阵z1中第i列中所述元素1在第i列的所有分布位置；即所有可能的元素1分布位置对应的列向量的集合zp，其中2≤i≤n-m。

第二步，保持除所述最高码率基础矩阵z1中第i列以外的其他各列的元素不变，将所述第一步中确定的所有分布位置分别代入所述最高码率基础矩阵中第i列后，采用pexit算法，计算各个所述最高码率基础矩阵的门限值。

第三步，比较各个所述最高码率基础矩阵门限值，确定所述最高码率基础矩阵最小门限值，并将所述最高码率基础矩阵的最小门限值所对应的第i列中所述元素1的分布位置确定为所述最高码率基础矩阵z1中第i列中所述元素1的分布位置。即将第i列分别设置为zp中的每一个向量，利用pexit算法计算该z1对应的门限值，并从中选择门限最低的列向量作为z1的第i列，若存在多个可能的列向量对应最低的门限值，则随机选择其中一个。

第四步，重复所述第一步、所述第二步以及所述第三步，依次确定所述最高码率基础矩阵z1中第2列至第n-m列中各列的所述元素1的分布位置。

经过上述步骤确定后的最高码率基础矩阵z1则为最高码率的码对应的第一母矩阵。

下面介绍基于z1设计zj(2≤j≤j)的方法，为使低码率的码有更灵活的码率，将低码率的码对应的zj(2≤j≤j)确定为具有1行n列的二进制向量，具体原理如下。将zj初始化为零向量。对于当前zj中元素为零的位置，选择一个位置将该位置元素变为1，选择方法为记当前zj的0元素的个数为s，对当前zj进行s次替换，第k次替换时将当前zj的第k个0元素替换为1元素，然后构造如下式的矩阵znow，同时计算znow对应的门限值。每次替换得到一个门限值，从s个门限值中选择门限最低的对应的k值，将当前zj的第k个0元素替换为1元素，得到新的zj，同时记录该门限值。重复上述步骤直至当前门限值大于上一次的门限值，并将zj设置成上一次迭代得到的zj。其中，

基于上述原理，步骤102具体包括：

第一步，确定第j低码率矩阵；所述第j低码率矩阵为1行n列的零矩阵；其中2≤j≤j，j表示码率的个数。

第二步：将第j低码率矩阵的0元素从左到右替换成1元素，得到n个替换后的第j低码率矩阵，并将n个所述替换后的第j低码率矩阵分别与第j-1低码率的码对应的第二母矩阵组合，得到n个第一初步母矩阵；所述第j-1低码率的码对应的第二母矩阵包括所述第一母矩阵。

第三步，采用pexit算法，分别计算n个所述第一初步母矩阵的门限值，确定所述第一初步母矩阵的最小门限值对应的所述替换后第j低码率矩阵为第一替换第j低码率矩阵；其中，所述第一替换第j低码率矩阵中0元素的个数为n-1。

第四步，将所述第一替换第j低码率矩阵中的0元素从左到右替换成1元素，得到n-1个替换后的第一替换第j低码率矩阵，并将n-1个所述替换后的第一替换第j低码率矩阵分别与第j-1低码率的码对应的第二母矩阵组合，得到n-1个第二初步母矩阵；采用pexit算法，分别计算n-1个所述第二初步母矩阵的门限值，确定所述第二初步母矩阵的最小门限值对应的所述替换后的第一替换第j低码率矩阵为第二替换第j低码率矩阵。

第五步，判断所述第二替换第j低码率矩阵对应的最小门限值是否大于所述第一替换第j低码率矩阵对应的最小门限值；若是，则将所述第一替换第j低码率矩阵与第j-1低码率的码对应的第二母矩阵组合后的矩阵为第j低码率码对应的第二母矩阵；若否，则返回第四步，并将所述第二替换第j低码率矩阵替换所述第一替换第j低码率矩阵，直到第q替换第j低码率矩阵对应的最小门限值大于所述第q-1替换第j低码率矩阵对应的最小门限值停止，并将所述第q-1替换第j低码率矩阵与第j-1低码率的码对应的第二母矩阵组合后的矩阵为第j低码率码对应的第二母矩阵；其中2≤q≤n。

第六步，重复所述第一步、所述第二步、所述第三步、所述第四步以及第五步，依次计算各个低码率的码对应的第二母矩阵。

所述第j低码率的码对应的第二母矩阵为：其中，z1表示所述第一母矩阵；表示第j-1低码率的码对应的第二母矩阵。

至此，各码率的码的母矩阵已确定，最高码率的码的母矩阵为z1，码率为r1，码率为rj(2≤j≤j)的较低码率的码的母矩阵为znowj，下面介绍各码率的码的基矩阵的确定原理，该原理为将上述母矩阵中的0元素替换为-1，1元素替换为集合{0,1,2,…,q-1}中的某个元素，可得到每个码率的码对应的基矩阵。

由于ldpc码对应图模型中的短环将影响其迭代译码的性能，而基矩阵中的非负元素将可能导致短环的出现，因此需要依次确定基矩阵中的元素。首先确定最高码率码的基矩阵b1，具体为将z1第i列的列重(即b1第i列的非负元素的个数)记为dv(i)，首先将b1的每个元素初始化为-1；然后设置b1第一列的非负元素，从集合{0,1,2,…,q-1}中随机选取dv(1)个元素，分别设置为b1第一列的非负元素；b1其余列的非负元素从左至右逐列设置，以当前矩阵对应的短环数最少为原则，方法如下：对于b1第i(2≤i≤n-m-1)列，第一个非负元素从集合{0,1,2,…,q-1}中随机选取，对于第l(2≤l≤dv(i))个非负元素，将b1第i列的第l个非负元素分别设置为集合{0,1,2,…,q-1}中的每一个元素，并计算当前b1对应的短环数，从集合{0,1,2,…,q-1}中选择对应无4环且6环数最少的元素，若存在多个6环数最少的元素，则选择8环数最少的元素，若存在多个8环数最少的元素，则随机选择其中一个。然后，确定低码率码的基矩阵，zj(2≤j≤j)对应的bj为1行n列的向量，所有元素初始化为-1。bj中非负元素的位置对应于zj中1元素的位置，我们逐个设置。具体为，对于zj中元素为1的第k个位置，将bj的相应位置，分别赋以集合{0,1,2,…,q-1}中所有值，然后构造如下的矩阵bnow，同时计算bnow对应的短环数，从集合{0,1,2,…,q-1}中选择对应无4环且6环数最少的元素，若存在多个6环数最少的元素，则选择8环数最少的元素，若存在多个8环数最少的元素，则随机选择其中一个作为bj相应位置的元素。其中，为低码率码的基矩阵，b1表示最高码率码的基矩阵。

基于以上原理，步骤103具体包括：

步骤1031：根据所述第一母矩阵，以矩阵短环数最少为原则，计算最高码率的码对应的第一基矩阵。

步骤1032：根据所述第一基矩阵以及各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个低码率的码对应的第二基矩阵。

步骤1031具体包括：

第一步，确定所述第一母矩阵z1中各列非零元素的个数；

第二步，将构建维数与所述第一母矩阵z1相同的第一初始矩阵，且所述第一初始矩阵的元素均为-1；

第三步，保持除所述第一初始矩阵中第1列以外的各列的元素不变，分别从集合{0,1,2,…,q-1}中随机选取dv(1)个元素代入所述第一初始矩阵第1列中；其中dv(1)为所述第一母矩阵z1中第1列非零元素的个数；所述dv(1)个元素代入所述第一初始矩阵第1列的位置为所述第一母矩阵z1中第1列非零元素的位置；

第四步，保持除所述第一初始矩阵中第i列以外的各列的元素不变，从集合{0,1,2,…,q-1}中随机选取1个元素代入所述第一初始矩阵第i列中；所述元素代入所述第一初始矩阵第i列的位置为所述第一母矩阵z1中第i列第一个非零元素的位置；其中2≤i≤n-m；

第五步，保持除所述第一初始矩阵中第i列以外的各列的元素不变，将集合{0,1,2,…,q-1}中所有值分别代入所述第一初始矩阵第i列中，计算所述代入后第一初始矩阵的短环数；所述第一初始矩阵第i列的位置为所述第一母矩阵z1中第i列第k个非零元素的位置；比较各个所述代入后第一初始矩阵的短环数，选择短环数最小的所述值代入所述第一初始矩阵第i列中；其中2≤i≤n-m，2≤k≤dv(i)，dv(i)为所述第一母矩阵z1中第i列非零元素的个数；

第六步，多次重复第五步，确定所述第一初始矩阵的第i列；

第七步，重复所述第四步、第五步以及所述第六步，依次确定所述第一初始矩阵中各列的元素，进而确定所述最高码率的码对应的第一基矩阵。

步骤1032:具体包括：

第一步，构建1行n列的第j低码率基矩阵，所述第j低码率基矩阵的元素均为-1；

第二步，若所述第二母矩阵中的zj中第p个元素为1，则保持除所述第j低码率基矩阵中的第p个以外的各个元素不变，将集合{0,1,2,…,q-1}中所有值分别替换所述第j低码率基矩阵中的第p个元素，得到q个替换后的第j低码率基矩阵，并将所述替换后的第j低码率基矩阵分别与第j-1低码率的码对应的第二基矩阵组合，得到q个初步基矩阵；计算所述初步基矩阵的短环数；比较各个所述初步基矩阵的短环数，选择短环数最小的所述值替换所述第j低码率基矩阵中的第p个元素；其中1≤p≤n；所述第j-1低码率的码对应的第二基矩阵包括所述第一基矩阵；

第三步，多次重复第二步，确定所述第j低码率基矩阵中的各个元素，并将所述第j低码率基矩阵与第j-1低码率的码对应的第二基矩阵组合后的矩阵确定为第j低码率的码对应的第二基矩阵；

所述第j码率的码对应的第二基矩阵为：其中，b1表示所述第一基矩阵；bj表示第j低码率基矩阵；2≤j≤j，j表示码率的个数。

步骤104具体包括：

对所述第一基矩阵和各个所述第二基矩阵中的非负元素均进行q×q的循环置换矩阵替换，所述第一基矩阵和各个所述第二基矩阵中的-1元素均进行q×q的零矩阵替换，得到各个码率的校验矩阵；

根据所述校验矩阵、零矩阵以及单位矩阵，得到速率兼容准循环低密度奇偶校验码的校验矩阵；所述速率兼容准循环低密度奇偶校验码的校验矩阵为：其中，mj(1≤j≤j)是由q×q的循环置换矩阵和q×q的零矩阵组成的矩阵阵列，m1的维数为qm×qn，mj(2≤j≤j)的维数为q×qn，第一行的0为qm×q的零矩阵，其余0为q×q的零矩阵，i为q×q的单位矩阵；最高码率的码对应的校验矩阵为m1，码率为r1＝k/n，低码率为rj＝k/(n+j-1)，(2≤j≤j)。

为了验证本发明提供的方法具有提高速率兼容准循环低密度奇偶校验码的灵活性和纠错性能，通过以下实施例说明。

现有技术中采用结合基于代数的构造方法和基于图模型的构造方法，通过扩展的思想设计可快速编码的结构化rc-ldpc码，该方法的具体步骤如下：基于有限域的代数方法构造基矩阵b，其每个元素均属于素数域gf(q)：

设计掩模矩阵z，其每个元素均取自gf(2)；进行掩模操作，即对bmask进行矩阵扩展操作得到所设计速率兼容准循环低密度奇偶校验码的校验矩阵，即将bmask中的第m行n列的元素用(q-1)×(q-1)的循环置换矩阵(其第一行中1的位置在第cm,n位)替代，若bmask中的第m行n列的元素为0，则用(q-1)×(q-1)的零矩阵替代。

其中掩模矩阵z的设计是在已设计的z1的基础上设计其余zj(2≤j≤j)，每个zj(1≤j≤j)的维数均为m1×n1，首先将zj设置为z1；然后将zj的非零列逐步转变成全零列，直至对应的门限值不变。具体方法如下。将zj初始化为z1；对于当前zj的非零列，逐个设置为全零列，每设置一列，构造如下矩阵znow，同时计算znow对应的门限值，并从中选择门限最低的znow，得到相应的当前zj，同时记录该门限值。迭代执行上述步骤，直至当前门限值不变。

通过本发明提供的获取的速率兼容准循环低密度奇偶校验码与现有技术提供的可快速编码的结构化rc-ldpc码相比，如表1所示。

表1门限、围长、6环数量对比表

另外，本发明采用bpsk调制下的加性高斯白噪声信道(awgn)仿真验证本发明所得速率兼容准循环ldpc码在和积译码算法下的纠错性能，在仿真的过程中，最大迭代次数均设为50。为验证本发明提供方法具有提高速率兼容qc-ldpc码的灵活性和纠错性能，构造了两组速率兼容准循环ldpc码，每组的参数选择均与现有技术提供的实施例中的参数相同。第一组共6个码率的码，最高码率的码参数为q＝52，m＝6，n＝30，k＝1248，j＝6，r1＝24/30，z1中列重为5，4，3，2的列数分别为6，12，7，5。图3给出了本发明构造的码与现有技术提供的实施例中的码的性能对比图。第二组共8个码率的码，最高码率的码参数与现有技术提供的实施例中的参数相同，具体为q＝36，m＝8，n＝24，k＝576，j＝8，r1＝16/24，z1中列重为6，3，2的列数分别为5，12，7。图4给出了本发明构造的码与现有技术提供的实施例中的码以及ieeewimax中码的性能对比图。

为实现上述目的，本发明还提供了一种速率兼容低密度奇偶校验码编码的编码器，图5为本发明实施例编码器的结构示意图，如图5所示，所述编码器包括：

第一母矩阵确定模块501，用于确定最高码率的码对应的第一母矩阵。

第二母矩阵计算模块502，用于根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵。

基矩阵计算模块503，用于根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵。

速率兼容准循环低密度奇偶校验码的校验矩阵得到模块504，用于对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵。

编码模块505，用于根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码。

为实现上述目的，本发明还提供了一种速率兼容低密度奇偶校验码译码的译码器，图6为本发明实施例译码器的结构示意图，如图6所示，所述译码器包括：

第一母矩阵确定模块601，用于确定最高码率的码对应的第一母矩阵。

第二母矩阵计算模块602，用于根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵。

基矩阵计算模块603，用于根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵。

速率兼容准循环低密度奇偶校验码的校验矩阵得到模块604，用于对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵。

译码模块605，用于根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行译码。

根据本发明提供的具体实施例，本发明公开了以下技术效果：本发明提供了一种编码或译码方法及编码器和译码器，该方法包括确定最高码率的码对应的第一母矩阵；根据所述第一母矩阵，采用pexit算法，计算各个低码率的码对应的第二母矩阵；根据所述第一母矩阵和各个所述第二母矩阵，以矩阵最少短环数为原则，计算各个码率对应的基矩阵；对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。本发明提供的方法通过采用译码门限最低和矩阵短环数最少为原则，提高了速率兼容准循环ldpc码的灵活性和纠错性能。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。