奇偶校验码的解码方法、存储器储存装置及控制电路单元的制作方法
【技术领域】
[0001] 本发明是有关于一种解码方法，且特别是有关于一种奇偶校验码的解码方法、存 储器储存装置及控制电路单元。
【背景技术】
[0002] 数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储 存媒体的需求也急速增加。由于可复写式非挥发性存储器模块(例如，快闪存储器）具有数 据非挥发性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各 种便携式多媒体装置中。
[0003] -般来说，欲被写入至可复写式非挥发性存储器模块的数据会先经过一个错误校 正码的编码程序，并且数据从可复写式非挥发性存储器模块中被读取以后会经过解码程 序。在一些类型的错误校正码中会使用一个奇偶校验矩阵来编码或是解码。若一个码字的 长度越大，则此奇偶校验矩阵的大小也会越大，而越大的奇偶校验矩阵也会增加矩阵相关 运算的复杂度。因此，如何减少编码或是解码时的复杂度，为此领域技术人员所关心的议 题。
【发明内容】
[0004] 本发明提供一种奇偶校验码的解码方法、存储器储存装置及控制电路单元，可以 减少解码电路的复杂度。
[0005] 本发明一范例实施例提出一种奇偶校验码的解码方法，包括：从可复写式非挥发 性存储器模块中读取属于奇偶校验码的一码字，其中该码字包括多个第一信息位元与多个 第一奇偶位元；对第一信息位元进行奇偶校验码的编码程序以产生多个第二奇偶位元；以 及根据第一奇偶位元与第二奇偶位元产生对应该码字的多个校验子，其中这些校验子是用 以判断该码字是否为有效的码字。
[0006] 在一范例实施例中，上述的奇偶校验码对应至一奇偶校验矩阵与一产生矩阵。所 述对第一信息位元进行奇偶校验码的编码程序以产生第二奇偶位元的步骤包括：将第一信 息位元所形成的向量与产生矩阵相乘以产生第二奇偶位元，使得奇偶校验矩阵乘上第一信 息位元与第二奇偶位元所形成的向量的结果是零向量。
[0007] 在一范例实施例中，在读取码字的步骤之前，所述的解码方法还包括：将多个第二 信息位元所形成的向量与产生矩阵相乘以产生所述的码字；以及将此码字写入至可复写式 非挥发性存储器模块。
[0008] 在一范例实施例中，奇偶校验矩阵包括一信息部分矩阵与一奇偶部分矩阵。所述 根据第一奇偶位元与第二奇偶位元产生对应码字的校验子的步骤包括：将第一奇偶位元所 形成的向量与第二奇偶位元所形成的向量相加以产生第一向量；将奇偶部分矩阵与第一向 量相乘以产生对应码字的校验子。
[0009] 在一范例实施例中，奇偶校验矩阵的维度是m-乘-n，信息部分矩阵的维度是 m-乘-(n-k)，并且奇偶部分矩阵的维度是m-乘-k，其中m，n，与k为正整数。上述码字的 长度为η位元，校验子的长度为m位元，并且第一奇偶位元的长度为k位元。
[0010] 在一范例实施例中，上述的奇偶校验码为一低密度奇偶校验码。
[0011] 本发明一范例实施例提出一种一种存储器储存装置，包括：连接接口单元、可复写 式非挥发性存储器模块与存储器控制电路单元。连接接口单元是用以电性连接至主机系 统。可复写式非挥发性存储器模块包括多个实体抹除单元。存储器控制电路单元是电性连 接至连接接口单元与可复写式非挥发性存储器模块，用以从可复写式非挥发性存储器模块 中读取属于奇偶校验码的码字。此码字包括多个第一信息位元与多个第一奇偶位元。存储 器控制电路单元也用以对第一信息位元进行奇偶校验码的一编码程序以产生多个第二奇 偶位元，并且根据第一奇偶位元与第二奇偶位元产生对应码字的多个校验子。这些校验子 是用以判断码字是否为有效的码字。
[0012] 在一范例实施例中，上述的奇偶校验码对应至一奇偶校验矩阵与一产生矩阵。所 述存储器控制电路单元对第一信息位元进行奇偶校验码的编码程序以产生第二奇偶位元 的操作包括：存储器控制电路单元将第一信息位元所形成的向量与产生矩阵相乘以产生第 二奇偶位元，使得奇偶校验矩阵乘上第一信息位元与第二奇偶位元所形成的向量的结果是 零向量。
[0013] 在一范例实施例中，上述的存储器控制电路单元还用以将多个第二信息位元所形 成的向量与产生矩阵相乘以产生所述的码字，并且将此码字写入至可复写式非挥发性存储 器模块。
[0014] 在一范例实施例中，上述的奇偶校验矩阵包括一信息部分矩阵与一奇偶部分矩 阵。所述存储器控制电路单元根据第一奇偶位元与第二奇偶位元产生对应码字的校验子的 操作包括：存储器控制电路单元将第一奇偶位元所形成的向量与第二奇偶位元所形成的向 量相加以产生第一向量，并且将奇偶部分矩阵与第一向量相乘以产生对应码字的校验子。
[0015] 本发明一范例实施例提出一种存储器控制电路单元，用于控制一可复写式非挥发 性存储器模块。该存储器控制电路单元包括主机接口、存储器接口、存储器管理电路、以及 错误校验与校正电路。主机接口是用以电性连接至主机系统。存储器接口是用以电性连接 至该可复写式非挥发性存储器模块。存储器管理电路是电性连接至该主机接口与该存储器 接口，用以从可复写式非挥发性存储器模块中读取属于奇偶校验码的一码字。此码字包括 多个第一信息位元与多个第一奇偶位元。错误校验与校正电路包括编码电路与解码电路。 编码电路用以对第一信息位元进行奇偶校验码的编码程序以产生多个第二奇偶位元。解码 电路用以根据第一奇偶位元与第二奇偶位元产生对应该码字的多个校验子。这些校验子是 用以判断该码字是否为有效的码字。
[0016] 在一范例实施例中，上述的奇偶校验码对应至一奇偶校验矩阵与一产生矩阵。编 码电路用以将上述的第一信息位元所形成的向量与产生矩阵相乘以产生第二奇偶位元，使 得奇偶校验矩阵乘上第一信息位元与第二奇偶位元所形成的向量的结果是零向量。
[0017] 在一范例实施例中，上述的编码电路还用以将多个第二信息位元所形成的向量与 产生矩阵相乘以产生码字。存储器管理电路还用以将码字写入至可复写式非挥发性存储器 模块。
[0018] 在一范例实施例中，上述的奇偶校验矩阵包括信息部分矩阵与奇偶部分矩阵。所 述解码电路据第一奇偶位元与第二奇偶位元产生对应码字的校验子的操作包括：解码电路 将第一奇偶位兀所形成的向量与第二奇偶位兀所形成的向量相加以产生一第一向量，并且 将奇偶部分矩阵与第一向量相乘以产生对应该码字的校验子。
[0019] 基于上述，在本发明范例实施例提出的解码方法、存储器储存装置与存储器控制 电路单元中，由于编码电路会被重复利用，因此解码电路的复杂度可以被减少。
[0020] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。
【附图说明】
[0021] 图IA是根据一范例实施例所示出的主机系统与存储器储存装置；
[0022] 图IB是根据一范例实施例所示出的电脑、输入/输出装置与存储器储存装置的示 意图；
[0023] 图IC是根据一范例实施例所示出的主机系统与存储器储存装置的示意图；
[0024] 图2是示出图IA所示的存储器储存装置的概要方块图；
[0025] 图3是根据一范例实施例所示出的存储器控制电路单元的概要方块图；
[0026] 图4是根据一范例实施例示出编码与解码的示意图；
[0027] 图5是根据一范例实施例示出奇偶校验码的解码方法的流程。
[0028] 附图标记说明：
[0029] 1000 ：主机系统；
[0030] 1100 ：电脑；
[0031] 1102 ：微处理器；
[0032] 1104 ：随机存取存储器；
[0033] 1106 ：输入/输出装置；
[0034] 1108 ：系统总线；
[0035] 1110:数据传输接口；
[0036] 1202 ：鼠标；
[0037] 1204 :键盘；
[0038] 1206 ：显示器；
[0039] 1208 ：打印机；
[0040] 1212 ：随身碟；
[0041] 1214 ：记忆卡；
[0042] 1216 ：固态硬盘；
[0043] 1310 ：数字相机；
[0044] 1312 ： SD 卡；
[0045] 1314 ： MMC 卡；
[0046] 1316 ：记忆棒；
[0047] 1318 ： CF 卡；
[0048] 1320 ：嵌入式储存装置；
[0049] 100 ： 存储器储存装置；
[0050] 102 ： 连接接口单元；
[0051] 104： 存储器控制电路单元；
[0052] 106： 可复写式非挥发性存储器模块；
[0053] 304(0)~304 (R):实体抹除单元；
[0054] 202 ： 存储器管理电路；
[0055] 204 ：主机接口；
[0056] 206 ： 存储器接口；
[0057] 252 ： 缓冲存储器；
[0