一种大动态高分辨率程控衰减器的制作方法

本实用新型涉及电子元器件技术，特别是涉及一种大动态高分辨率程控衰减器。

背景技术：

目前，国内外的程控衰减器多采用数控衰减器单片直接搭接完成，单片程控衰减器受控制位数、衰减量的限制，因此，衰减分辨率较粗、衰减范围受限。虽然能够在一定程度上满足系统程控衰减的要求，但在动态范围和分辨率要求较高的雷达信号模拟、雷达成像、空间系统领域上则面临上述控制精度不够、衰减分辨率较粗的问题。

随着雷达信号模拟、高精度信号测量、雷达成像等技术领域的快速发展，对低插损、高精度的程控衰减器需求，要求更低的插损、更高的衰减精度、更低的功耗以及更宽的衰减范围，这促进了高精度程控衰减器的快速发展。

国内现有的程控衰减器大多采用传统的单片微组装应用搭接技术，单片数控衰减器的衰减位数一般为5-6位，在衰减范围不大的情况下，还可以满足一般精度要求。但是对于较高的衰减范围，位数过少就会带来衰减的精度较差，衰减分辨率很粗的问题。

基于传统的单片数控衰减器实现的程控衰减器位数较少，不能满足高精度、大动态的要求，因此，在对程控衰减器要求更高控制精度、更高分辨率衰减值的系统中就无法适应。

技术实现要素：

针对现有技术中存在的缺陷和不足，本实用新型的目的在于提供一种大动态高分辨率程控衰减器。

本实用新型的技术方案如下：

一种大动态高分辨率程控衰减器，其特征在于：包括一组依次串联的单级射频衰减电路，首端的单级射频衰减电路的输入端与射频输入电路连接，末端的单级射频衰减电路的输出端与射频输出电路连接，还包括一控制电路，所述控制电路分别与各单级射频衰减电路相连接。

进一步的，所述单级射频衰减电路包括π型衰减电路和由一组电容组成的参考路径并联组成的电路部分，并与前置的射频开关和后置的射频开关串联组成。

进一步的，所述各单级射频衰减电路拓扑设置于一电路板中，所述电路板背面为全裸镀金结构。

进一步的，所述电路板中部的微带线附近设置若干过孔，所述过孔连接电路板顶层和底层金属并保证其接触良好。

进一步的，所述单级射频衰减电路中腔体为分腔结构，且其拓扑结构中单腔隔离，并留有射频信号传输通道。

进一步的，所述腔体包括上盖板、主腔体和下盖板。

进一步的，所述控制电路为低纹波的电压偏置电路，且控制电路与首端的单级射频衰减电路的前置的射频开关连接，并与各单级射频衰减电路的后置的射频开关连接。

进一步的，所述射频开关采用CSWA2-63DR+芯片。

本实用新型的技术效果在于：

本实用新型采用串并联的衰减网络拓扑结构、通过多级开关芯片搭接、高速开关驱动电路，结合开关线电路，实现输入信号的高精度、高衰减分辨率的程控衰减器。

本实用新型的大动态高功率射频衰减器采用了低纹波的电压偏置电路，用于抑制由于纹波不好给开关芯片带来的隔离不足的问题，继而保证了整个衰减链路的衰减精度。

为了降低信号传导对输出端的影响，本实用新型的电源及控制线印制板采用了背面全裸镀金设计，保证与壳体接地良好；在电路板的微带线附近增加足够的过孔，使得顶层与底层金属能够接触良好，从而保证了射频支路的衰减分辨率。

本实用新型中腔体的设计采用分腔技术，单级衰减拓扑结构采用单腔隔离，只留出射频信号传输通道，可以有效的解决由于信号泄露无法衰减到所需的状态的问题。

附图说明

图1所示为本实用新型的电路原理图。

图2所示为单级射频衰减电路单级衰减拓扑的印制板的布局结构图。

图3所示为低纹波偏置电路的电路图。

具体实施方式

以下结合附图对本实用新型做进一步说明。

如图1所示为本实用新型的大动态高分辨率程控衰减器的电路原理图。包括射频输入电路，以及与多个单级射频衰减电路和射频输出电路依次串联而成，还包括低纹波偏置电路作为控制电路的低纹波偏置电路，如图3所示，可以用于抑制由于纹波不好给开关芯片带来的隔离不足的问题，继而保证了整个衰减链路的衰减精度。

射频开关采用CSWA2-63DR+芯片。

如图2所示，各单级射频衰减电路包括位于两端的前置射频开关和后置射频开关，并与位于两射频开关中间的由π型衰减电路和由一组电容组成的参考路径并联组成的电路部分依次串联而成，这种串并联的衰减网络拓扑结构、通过多级开关芯片搭接、高速开关驱动电路，结合开关线电路，实现输入信号的高精度、高衰减分辨率的程控衰减器。

电源及控制线印制板采用了背面全裸镀金设计，保证与壳体接地良好；微带线附近增加足够的过孔，使得顶层与底层金属地接触良好，可以降低信号传导对输出端的影响，从而保证了射频支路的衰减分辨率。

模拟电路和数字驱动电路采用分腔技术，防止信号串扰。

腔体由上盖板、主腔体、下盖板几部分构成。

腔体的设计采用分腔技术，单级衰减拓扑结构采用单腔隔离，只留出射频信号传输通道，可以有效的解决由于信号泄露无法衰减到所需的状态的问题。