本实用新型涉及贴片机技术领域，特别是一种用于元器件贴装位置校正用的摄像头。
背景技术：
贴片机是用来将贴片元器件自动贴装到电路板上的装置，为了提高贴装的精度，贴片机在贴装前通常利用摄像头来对元器件的位置和角度进行视觉校正。为了保证贴装速度贴片机上通常设置有多个贴装头，每个贴装头上均设置有摄像头进行视觉校正。
传统的贴片机视觉校正一般分为两种：1）采用并列安装多个普通数字摄像头，每个摄像头分别通过单独的数据通道与贴片机控制柜相连接，这种方式的缺点是通信接口占用多，对控制柜的硬件配置要求比较高，不易于安装维护；2）采用多通道视频采集卡连接多个模拟摄像头，每个摄像头都通过单独的线缆连接到控制柜，这种方式的缺点是线多冗杂不便于维护，同时模拟摄像头的分辨率比较低、帧率低、抗干扰的能力较差，不适用于高精度元器件的校正。
技术实现要素：
本实用新型需要解决的技术问题是提供一种适用于贴片机视觉校正的分辨率高、帧率高、抗干扰能力强的高速抓拍摄像头，端口占用少，安装维护方便。
为解决上述技术问题，本实用新型所采取的技术方案如下。
一种贴片机高速抓拍摄像头，包括用于获取图像信息的数字图像传感器、用于向数字图像传感器写入控制指令并读取图像数据的FPGA模块、用于实现FPGA模块和控制柜之间双向高速通信的通信模块和用于提供电源的电源模块；所述数字图像传感器的输出端连接FPGA模块的输入端，FPGA模块的输出端连接通信模块的输入端，通信模块的输出端连接控制柜的输入端，电源模块的输入端连接控制柜的电源输出端，电源模块的输出端分别连接数字图像传感器、FPGA模块和通信模块的电源输入端。
上述一种贴片机高速抓拍摄像头，所述高速抓拍摄像头还包括用于临时存取图像数据的RAM模块，RAM模块的数据端连接FPGA模块的数据端，RAM模块的电源输入端连接电源模块的输出端。
上述一种贴片机高速抓拍摄像头，所述数字图像传感器设置为多个，每个数字图像传感器的输出端分别连接FPGA模块的输入端，电源模块的输出端分别连接数字图像传感器的电源输入端。
由于采用了以上技术方案，本实用新型所取得技术进步如下。
本实用新型将多个数字图像传感器集中到一个摄像头上，共用一个数据通道与控制柜相连，使摄像头的端口占用少，从而有效的降低了控制柜的硬件要求，方便安装维护，由于采用多个数字图像传感器采集图像信息，并通过数字信号进行传输，提高了摄像头的分辨率和帧率，同时也提高了摄像头的抗干扰能力，使摄像头的工作方式更加方便灵活。
附图说明
图1为本实用新型的结构框图；
图2为本实用新型所述的数字图像传感器的电路图；
图3为本实用新型所述的FPGA模块的电路图；
图4为本实用新型所述的RAM模块的电路图；
图5为本实用新型所述的通信模块的电路图；
图6为本实用新型所述的电源模块的电路图。
具体实施方式
下面将结合具体实施例对本实用新型进行进一步详细说明。
一种贴片机高速抓拍摄像头，其结构框图如图1所示，高速抓拍摄像头包括数字图像传感器、FPGA模块、RAM模块、通信模块和电源模块。数字图像传感器用来获取图像信息，FPGA模块用来向数字图像传感器写入控制指令并读取图像信息，RAM模块用来临时存取图像数据，通信模块用来实现FPGA模块和控制柜之间双向高速通信，电源模块用来提供电源。数字图像传感器的输出端连接FPGA模块的输入端，FPGA模块的输出端连接通信模块的输入端，RAM模块的数据端连接FPGA模块的数据端，通信模块的输出端连接控制柜的输入端，电源模块的输入端连接控制柜的电源输出端，电源模块的输出端分别连接数字图像传感器、FPGA模块、RAM模块和通信模块的电源输入端。高速抓拍摄像头用来拍摄元器件位置，控制柜用来对元器件的位置和角度进行校正。高速抓拍摄像头的输出端连接控制柜的输入端。
电源模块从控制柜获取电源，并为数字图像传感器、FPGA模块、RAM模块和通信模块提供电源，保证各个模块正常工作。
本实施例中数字图像传感器、FPGA模块、RAM模块、通信模块和电源模块的电路图分别如图2-6所示。
本实施例中的数字图像传感器设置为多个，每个数字图像传感器的输出端分别连接FPGA模块的输入端，电源模块的输出端分别连接数字图像传感器的电源输入端。FPGA模块将控制柜给出的抓拍信息传送给数字图像传感器，FPGA模块从数字图像传感器读取图像数据缓存到RAM模块，缓存完成后，FPGA模块将图像信息通过通信模块打包发送给控制柜，控制柜进行视觉校正。
本实用新型工作时分为初始化和抓拍两个阶段。摄像头上电后进入初始化阶段，FPGA模块将摄像头的型号和参数信息写入通信模块，控制柜从通信模块读取相关信息后，将工作所用的分辨率、曝光时间、亮度等设定参数写回通信模块，FPGA模块根据通信模块传回的设定参数，对所有的数字图像传感器进行相应的配置。当需要进行视觉校正的元器件被移动到摄像头视野中央位置时，进入抓拍阶段，控制柜通过通信模块向FPGA模块发出抓拍信号，FPGA模块控制所有的数字图像传感器同时曝光，FPGA模块从数字图像传感器获取图像数据，并缓存至RAM模块，数据缓存完毕后，FPGA模块依次将图像数据通过通信模块打包发送给控制柜，控制柜接受完图像数据后进行视觉校正。