基于数字锁相环的同频同相耐压装置的制作方法

文档序号:15352703发布日期:2018-09-04 23:31阅读:409来源:国知局

本实用新型涉及耐压装置的技术领域,更具体地,涉及基于数字锁相环的同频同相耐压装置。



背景技术:

GIS 设备扩建部分与原有运行部分仅通过母线隔离开关断开, 若采用常规调频串联谐振耐压试验方法在原有运行部分带电条件下对扩建部分进行交流耐压试验,由于试验频率在30到100Hz之间且相位不固定,则必然存在某一时刻使得试验电压和运行电压幅值反向叠加,隔离开关断口电压最大,可能导致断口击穿进而危及GIS运行设备的情况。针对这种问题,现有市面上,已有同频同相交流耐压试验装置,可以实现在原有运行部分带电条件下对扩建部分进行交流耐压试验,大大提高了供电可靠性,具有十分重大的经济价值和社会效益。

而现有技术中,锁相环有两种情况:一是传统的锁相环,各个部件都是由模拟电路实现的,存在温度漂移和易受电压变化影响等缺点;二是常用的锁相环,目前应用于数字化电力电子设备中的锁相环,以MCU/DSP为核心,以软件实现离散域的运算与控制。在很大程度上依赖于处理器的性能,DSP的工作频率影响锁相相位精度,有可能受DSP工作频率影响,受电压波动干扰,使得锁相环的相位精度受到影响,有可能使得锁相失败,耐压时严重影响运行的GIS设备,造成电网出现大的运行风险。

综合多项现有专利及技术分析,现有技术只用常规耐压方法对GIS设备进行停电后进行试验,或者采用同频同相技术,而现有技术中,锁相环有两种情况:一是传统的锁相环,各个部件都是由模拟电路实现的,存在温度漂移和易受电压变化影响等缺点;二是常用的锁相环,目前应用于数字化电力电子设备中的锁相环,以MCU/DSP为核心,以软件实现离散域的运算与控制。在很大程度上依赖于处理器的性能,DSP的工作频率影响锁相相位精度,有可能受DSP工作频率影响,受电压波动干扰,使得锁相环的相位精度受到影响,有可能使得锁相失败,耐压时严重影响运行的GIS设备,造成电网出现大的运行风险。



技术实现要素:

本实用新型为克服上述现有技术所述的至少一种缺陷,提供基于数字锁相环的同频同相耐压装置,基于FPGA进行开发,有更宽的锁定范围和更小的稳态相位误差,对输入信号的功率变化不敏感,不需要自动增益控制电路,相位精度不受工作频率和电压波动的干扰,使得相位精度更加精准,可有效避免锁相失败,可以避免因GIS设备耐压引起电网出现大的运行风险,可以避免停电,提升客户满意度。

本实用新型的技术方案是:基于数字锁相环的同频同相耐压装置,其中,包括变频电源、励磁变、谐振电抗、限流电阻、隔离开关、运行母线、电容分压、PT电压、保护及数字锁相环;

变频电源、励磁变、谐振电抗、限流电阻、隔离开关、运行母线依次连接,PT电压连接运行母线,所述的保护及数字锁相环分别连接变频电源、电容分压、PT电压。

变频电源对同频同相控制箱输出的初级信号进行功率放大,产生大功率输出电压。励磁变将同频同相电源输出电压升到合适的试验电压,额定频率50Hz,能满足电抗器、容性负载在最低品质因数下能达到试验电压的要求。谐振电抗器为电感值可调的电抗器,考虑到试验电压高时,单台电抗器的体积和高度不便运输和制造,设计时选用的电抗器单台额定电压为250 kV,可满足110 kV GIS设备耐压需求, 对于220 kV及以上电压等级GIS 设备耐压,可采用多台电抗器叠加的方式。电抗器电感量调节范围应足够广,能满足试验调谐要求。限流电阻串接于励磁变压器的高压输出端,用来降低被试品闪络或击穿时变压器高压绕组出口端的过电压,并能限制短路电流。电容分压测量装置采用相位误差小、稳定性好的电容分压器。考虑到分压器的可靠性问题,在低压测量臂上未设置任何可调装置。保护及数字锁相环功能能实现试验电压对参考电压的实时跟踪调节,实现同频同相控制。

进一步的,所述的保护及数字锁相环由一个延迟环节、两个取样器、一个鉴相器、一个数字环路滤波器和一个数字控制振荡器组成;

两个取样器包括取样器1和取样器2,延迟环节连接取样器1,取样器1连接鉴相器,鉴相器连接数字环路滤波器,数字环路滤波器连接数字控制振荡器,数字控制振荡器分别连接取样器1和取样器2,取样器2也连接鉴相器。

该锁相环有更宽的锁定范围和更小的稳态相位误差,对输入信号的功率变化不敏感,不需要自动增益控制电路。数字锁相环由一个延迟环节(Delay)、两个取样器(Sample)、一个鉴相器(Phase Detector)、一个数字环路滤波器(Digital Filter)和一个数字控制振荡器(DCO)组成。取样器在数控振荡器的控制下,不规则地取样两个正交信号分量,并根据相位误差调整数控振荡器的相位以跟踪输入信号的相位。其工作过程为:将输入信号分两路,一路直接进入取样器2,另一路经90°相移后进入取样器1,为了检测抽样时刻信号的相位,两取样器在同一时刻分别取样输入信号的两个正交样值,然后进正切鉴相器查表运算,确定输入信号和数控振荡器的相位差。相位差经环路滤波器后成为误差控制信号,确定下一次取样时刻,以调整数控振荡器的相位跟踪输入信号的相位。

将传感器采集到的外部电压信号输入数字锁相环。采样速率为100kHz,电压基频为50Hz,用延迟1 即Delay模块实现延迟90°相移,相当于1/4周期,即延迟500个采样周期。取样器,使能信号由数控振荡器DCO的输出脉冲决定。可抑制噪声及高频分量,并且控制着环路相位校正的速度与精度。DDS模块是一个直接数字式频率合成器,可输入要求的频率控制码,数字积分器(累加器)根据频率控制码在每个时钟周期内进行相位累加,得到一个相位值,正余弦计算器对该相位值计算数字化正余弦波幅度(芯片通过查表法得到)从而生成和。数控振荡器DCO,根据滤波器给出的控制量输出相应频率的信号,将DDS输出的正弦信号变成同频率的脉冲信号,从而触发两个寄存器进行采样。在很短时间内数字锁相环鉴相器输出的相位偏差趋于或接近于0,从而可以快速锁定输入电压信号。

与现有技术相比,有益效果是:本实用新型基于FPGA进行开发,有更宽的锁定范围和更小的稳态相位误差,对输入信号的功率变化不敏感,不需要自动增益控制电路,相位精度不受工作频率和电压波动的干扰,使得相位精度更加精准,可有效避免锁相失败,可以避免因GIS设备耐压引起电网出现大的运行风险,可以避免停电,提升客户满意度。

附图说明

图1是本实用新型主电路原理示意图。

图2是本实用新型数字锁相环示意图。

具体实施方式

附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。

如图1所示,基于数字锁相环的同频同相耐压装置,其中,包括变频电源、励磁变、谐振电抗、限流电阻、隔离开关、运行母线、电容分压、PT电压、保护及数字锁相环;

变频电源、励磁变、谐振电抗、限流电阻、隔离开关、运行母线依次连接,PT电压连接运行母线,所述的保护及数字锁相环分别连接变频电源、电容分压、PT电压。

变频电源对同频同相控制箱输出的初级信号进行功率放大,产生大功率输出电压。励磁变将同频同相电源输出电压升到合适的试验电压,额定频率50Hz,能满足电抗器、容性负载在最低品质因数下能达到试验电压的要求。谐振电抗器为电感值可调的电抗器,考虑到试验电压高时,单台电抗器的体积和高度不便运输和制造,设计时选用的电抗器单台额定电压为250 kV,可满足110 kV GIS设备耐压需求, 对于220 kV及以上电压等级GIS 设备耐压,可采用多台电抗器叠加的方式。电抗器电感量调节范围应足够广,能满足试验调谐要求。限流电阻串接于励磁变压器的高压输出端,用来降低被试品闪络或击穿时变压器高压绕组出口端的过电压,并能限制短路电流。电容分压测量装置采用相位误差小、稳定性好的电容分压器。考虑到分压器的可靠性问题,在低压测量臂上未设置任何可调装置。保护及数字锁相环功能能实现试验电压对参考电压的实时跟踪调节,实现同频同相控制。

如图2所示,保护及数字锁相环由一个延迟环节、两个取样器、一个鉴相器、一个数字环路滤波器和一个数字控制振荡器组成;

两个取样器包括取样器1和取样器2,延迟环节连接取样器1,取样器1连接鉴相器,鉴相器连接数字环路滤波器,数字环路滤波器连接数字控制振荡器,数字控制振荡器分别连接取样器1和取样器2,取样器2也连接鉴相器。

该锁相环有更宽的锁定范围和更小的稳态相位误差,对输入信号的功率变化不敏感,不需要自动增益控制电路。数字锁相环由一个延迟环节(Delay)、两个取样器(Sample)、一个鉴相器(Phase Detector)、一个数字环路滤波器(Digital Filter)和一个数字控制振荡器(DCO)组成。取样器在数控振荡器的控制下,不规则地取样两个正交信号分量,并根据相位误差调整数控振荡器的相位以跟踪输入信号的相位。其工作过程为:将输入信号分两路,一路直接进入取样器2,另一路经90°相移后进入取样器1,为了检测抽样时刻信号的相位,两取样器在同一时刻分别取样输入信号的两个正交样值,然后进正切鉴相器查表运算,确定输入信号和数控振荡器的相位差。相位差经环路滤波器后成为误差控制信号,确定下一次取样时刻,以调整数控振荡器的相位跟踪输入信号的相位。

将传感器采集到的外部电压信号输入数字锁相环。采样速率为100kHz,电压基频为50Hz,用延迟1 即Delay模块实现延迟90°相移,相当于1/4周期,即延迟500个采样周期。取样器,使能信号由数控振荡器DCO的输出脉冲决定。可抑制噪声及高频分量,并且控制着环路相位校正的速度与精度。DDS模块是一个直接数字式频率合成器,可输入要求的频率控制码,数字积分器(累加器)根据频率控制码在每个时钟周期内进行相位累加,得到一个相位值,正余弦计算器对该相位值计算数字化正余弦波幅度(芯片通过查表法得到)从而生成和。数控振荡器DCO,根据滤波器给出的控制量输出相应频率的信号,将DDS输出的正弦信号变成同频率的脉冲信号,从而触发两个寄存器进行采样。在很短时间内数字锁相环鉴相器输出的相位偏差趋于或接近于0,从而可以快速锁定输入电压信号。取样器在数控振荡器的控制下,不规则地取样两个正交信号分量,并根据相位误差调整数控振荡器的相位以跟踪输入信号的相位。

显然,本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型权利要求的保护范围之内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1