1.本安型LED照明驱动电路，其特征在于交流端口 AC-L经过保险管F1后接整流桥DB1的一输入端，交流端口AC-N接整流桥DB1的另一输入端，整流桥DB1的输出端正极接第一电容C1的第一管脚，整流桥DB1的输出端负极接高电压地，第一电容C1的第二管脚接高电压地，整流桥DB1的输出端正极接第一电阻R1的第一管脚，第一电阻R1的第二管脚经依次串联的第二电阻R2、第三电阻R3后接低电压地；整流桥DB1的输出端正极接第四电阻R4的第一管脚，第四电阻R4的第二管脚接第五电阻R5的第一管脚，第五电阻R5的第二管脚接接第十电容C10的第一管脚，第十电容C10的第二管脚接低电压地，第三电容C3并联在第十电容C10的两端，第五电阻R5的第二管脚接第六晶体二极管D6的负极，第六晶体二极管D6的正极经过第八电阻R8接变压器T1的自然绕组N2的同名端，自然绕组N2的异名端接低电压地，整流桥DB1的输出端正极依次接第三十九电阻R39、第四十电阻R40、第九电容C9的第一管脚和变压器T1自然绕组N1的异名端，第三十九电阻R39、 第四十电阻R40、第九电容C9的第二管脚相连后连接第五晶体二极管D5的负极，第五晶体二极管D5的正极接自然绕组N1的同名端；型号为SN03A的PWM控制芯片IC1的第一管脚通过依次连接的第十二电阻R12、第十三电阻R13后接低电压地，光电耦合器IC2的第四管脚接第六晶体二极管D6的负极，第三管脚接第十二电阻R12和第十三电阻R13的连接处，PWM控制芯片IC1的第一管脚连接第四电容C4的第一管脚，第四电容C4的第二管脚连接第三十七电阻R37的第一管脚，第三十七电阻R37的第二管脚接PWM控制芯片IC1的第二管脚；PWM控制芯片IC1的第一管脚和第二管脚之间连接第六电阻R6，PWM控制芯片IC1的第三管脚接第二电阻R2、第三电阻R3的连接处，第三管脚接第二电容C2的第一管脚，第二电容C2的第二管脚接低电压地，第八管脚接第六晶体二极管D6的负极，场效应管Q1的漏极接自然绕组N1的同名端，栅极通过第九电阻R9接PWM控制芯片IC1的第七管脚，S极接PWM控制芯片IC1的第四管脚,第七管脚接第十晶体二极管D10负极，第十晶体二极管D10正极接场效应管Q1的栅极，栅极接第十电阻R10的第一管脚，第十电阻R10的第二管脚接PWM控制芯片IC1的第四管脚，第四管脚还分别通过第十五电阻R15、第十四电阻R14、第三十六电阻R36、第三十八电阻R38后接高电压地，第六管脚接低电压地，第五管脚通过第十一电阻R11接自然绕组N2的同名端；变压器T1的自然绕组N3的同名端接第七晶体二极管D7的正极，第七晶体二极管D7的负极接第五电容C5、第六电容C6的第一管脚，第五电容C5、第六电容C6的第二管脚接低电压地，第七晶体二极管D7的负极经过第十一电容C11和第四十二电阻R42的第二管脚连接，第四十二电阻R42的第一管脚和第七晶体二极管D7的阳极连接，第七晶体二极管D7的负极接第十六电阻R16的第一管脚，第十六电阻R16的第二管脚通过第二十一电阻R21接光电耦合器IC2的第一管脚，光电耦合器IC2的第二管脚接型号为SE1051的恒流恒压芯片IC4的第三管脚，第七晶体二极管D7的负极接第十七电阻R17的第一管脚，第十七电阻R17的第二管脚接恒流恒压芯片IC4的第一管脚，第一管脚和第二管脚之间连接第四十一电阻R41和第十九电阻R19，恒流恒压芯片IC4的第二管脚和第三管脚之间连接第十八电阻R18，恒流恒压芯片IC4的第二管脚接型号为AO4606的第二场效应管Q2的第一管脚，恒流恒压芯片IC4的第四管脚接并联的第一组采样电阻RS1、RS2、RS3第一管脚，第一组采样电阻RS1、RS2、RS3第二管脚接第二场效应管Q2的第一管脚，恒流恒压芯片IC4的第三管脚接第七电容C7的第一管脚，第七电容C7的第二管脚通过第二十电阻R20连接到第五管脚，第五管脚通过第四十三电阻R43接第二场效应管Q2的第一管脚，恒流恒压芯片IC4的第六管脚接第十六管脚R16与第二十一管脚R21的连接点，同时第六管脚接第一稳压二极管Z1的负极，第一稳压二极管Z1正极接第二场效应管Q2的第一管脚，第十二电容C12与第一稳压二极管Z1并联，恒流恒压芯片IC4的第四管脚通过并联的第二组采样电阻RS4、RS5并经过采样电阻R01接低电压地；第二十二电阻R22的第一管脚接采样电阻R01与第二组采样电阻RS4、RS5的连接点，第二十二电阻R22的第二管脚接第一可控硅SCR1的门极，第一可控硅的SCR1的阳极通过第二十四电阻R24接第二场效应管Q2的第二管脚，第一可控硅的SCR1的阳极通过第二十三电阻R23接第二场效应管Q2的第三管脚，第二场效应管Q2的第三管脚接第七晶体二极管D7的负极，第二场效应管Q2的第一管脚与第二管脚两端连接第二十五电阻R25，第七管脚、第八管脚相连，输出为V-，第一管脚连接第三十电阻R30的第一管脚，第三十电阻R30的第二管脚通过第三十一电阻R31接第二场效应管Q2的第四管脚，第二场效应管Q2的第三管脚和第四管脚之间连接第三十二电阻R32，第五管脚和第六管脚相连输出V+，V+和V-之间连接第三十五电阻R35，第一管脚还通过第二十六电阻R26接第二可控硅SCR2的门极，第二可控硅SCR2的阴极接采样电阻R01和第二组采样电阻RS4、RS5的连接点，阳极通过第二十电阻R28接晶体三极管QL的基极，晶体三极管QL的集电极接第三十电阻R30的第二管脚，晶体三极管QL的发射极接第七晶体二极管D7的负极，发射接和基极之间连接第二十九电阻R29，发射极通过第二十七电阻R27接第二可控硅SCR2的阳极，输出端V+连接第二稳压二极管DZ2的负极，第二稳压二极管DZ2的正极通过第三十四电阻R34接恒流恒压芯片IC4的第二管脚；第二稳压二极管DZ2与第三十四电阻R34的连接点接第八晶体二极管D8的阳极，第八晶体二极管D8阴极接第二可控硅SCR2的门极，输出端V+还接第三稳压二极管DZ3的负极，第三稳压二极管DZ3的正极通过第三十三电阻R33接恒流恒压芯片IC4的第二管脚；第三稳压二极管DZ3与第三十三电阻R33的连接点接第九晶体二极管D9的阳极，第九晶体二极管D9的阴极接第一可控硅的SCR1的门极。