陶瓷电路基板的制作方法

本发明涉及陶瓷电路基板。

背景技术：

作为用于功率模块等的电路用基板，从导热率、成本、安全性等方面出发而使用氧化铝、氧化铍、氮化硅、氮化铝等陶瓷基板。这些陶瓷基板接合铜、铝等金属电路板、散热板而作为电路基板来使用。这些对树脂基板、以树脂层为绝缘材料的金属基板具有优异的绝缘性和散热性等，因此被用作用于搭载高散热性电子部件的基板。

在电梯、车辆、混合动力汽车等之类的功率模块用途中，使用在陶瓷基板的表面用钎料接合金属电路板、再在金属电路板的规定位置搭载半导体元件而成的陶瓷电路基板。近年来针对与半导体元件的高集成化、高频化、高输出化等相伴的来自半导体元件的发热量增加，使用了具有高导热率的氮化铝烧结体、氮化硅烧结体的陶瓷基板。

另外，陶瓷电路基板和半导体元件以往是通过使用了sn系焊料的接合法来接合，因此可预测随着高输出化等的发热量增大，由焊料的再熔融所引起的可靠性下降将成为问题。进而，预期作为将来的高效率器件而倍受期待的sic的驱动温度将达到250℃以上，比si更加高温化，需要应用进一步的应对高温的安装技术。

为了解决这些技术问题，研究了利用银等的纳米粒子的接合技术。已知如果将金属粒子制成数纳米尺寸，则表观上的熔点比块材的熔点低，认为可以在熔点以下接合、而且接合后在达到粒子材料的熔点时熔融可成为不可逆的现象(专利文献1)。

通过半导体元件的银纳米粒子接合，可以期待在以高耐热性、高散热性为目标的器件中应用。

就银纳米粒子接合的被接合物而言，已知镀银后的表面可以比清洁铜表面容易接合、接合强度也高。

可容易地对陶瓷电路基板的整个铜部进行镀银，但是银与硫的反应性非常高。

而且，镀银面与emc等功率模块密封树脂的密合性不够优异，因此可能导致功率模块的性能、可靠性下降。

现有技术文献

专利文献

专利文献1：日本特开2011-80147

技术实现要素：

发明要解决的问题

本发明的课题在于提供一种具备耐迁移性及与模块用密封树脂的密合性提高的电路基板。

用于解决课题的手段

发明人为了实现上述目的而进行了深入研究，结果发现，在对导体侧面实施了镀银的情况下，有发生由银的迁移导致的导体间短路的可能性，另外由于导体侧面成为倾斜形状，因此树脂中容易产生气孔，确立了通过制成从侧面除去了银镀层的结构从而提高耐迁移性及与模块用密封树脂的密合性的技术。

即，本发明为一种陶瓷电路基板，其为在使用氮化铝或氮化硅的陶瓷基板的两主面介由钎料而接合铜板、在至少一主面的铜板上实施了镀银的陶瓷电路基板，其特征在于，铜板侧面不实施镀银，银镀层的厚度为0.1μm至1.5μm，镀银后的电路基板的表面粗糙度的算术平均粗糙度ra为0.1μm至1.5μm。

发明效果

本发明提供一种半导体元件的银纳米粒子接合容易且具有耐迁移性及与模块用密封树脂的高密合性的陶瓷电路基板。

附图说明

图1是陶瓷电路基板的剖视图的一例

图2是陶瓷电路基板的剖视图的一例

图3是陶瓷电路基板的俯视图(图1的俯视图)

具体实施方式

[陶瓷电路基板]

本发明为一种陶瓷电路基板，其为在使用氮化铝或氮化硅的陶瓷基板的两主面介由钎料而接合铜板、在至少一主面的铜板上实施了镀银的陶瓷电路基板，其特征在于，铜板侧面不实施镀银，银镀层的厚度为0.1μm至1.5μm，镀银后的电路基板的表面粗糙度的算术平均粗糙度ra为0.1μm至1.5μm。

作为本发明的陶瓷电路基板所用的陶瓷基板，没有特别限定，可以使用：氮化硅、氮化铝等氮化物系陶瓷；氧化铝、氧化锆等氧化物系陶瓷；碳化硅等碳化物系陶瓷；硼化镧等硼化物系陶瓷等。其中，为了通过活性金属法将金属板接合于陶瓷基板，优选氮化铝、氮化硅等非氧化物系陶瓷，而且从优异的机械强度、断裂韧性的观点出发，优选氮化硅基板。

在本发明的一个实施方式中，对陶瓷基板的厚度没有特别限定，通常为0.1～3.0mm左右，特别地，若考虑到降低电路基板整体的热阻率，则优选为1.0mm以下。

在本发明的一个实施方式中，金属板中所用的金属只要是铜、铝、铁、镍、铬、银、钼、钴的单质或其合金等可以应用活性金属法的金属，则没有特别限定，特别是从导电性、散热性的观点出发，优选为铜。

在本发明的一个实施方式中，铜板的纯度优选为90％以上。通过将纯度设为90％以上，在将陶瓷基板和铜板接合时，可以抑制铜板和钎料的反应变得不充分、或铜板变硬而使电路基板的可靠性下降的情况。

在本发明的一个实施方式中，对铜板的厚度没有特别限定，通常为0.1～1.5mm，特别是从散热性的观点出发，优选为0.3mm以上，更优选为0.5mm以上，进一步优选为0.8mm以上。

银镀层的厚度优选为0.1μm至1.5μm，更优选为0.3μm至1.0μm。当比0.1μm薄时，局部会产生未镀银的部分，在半导体元件接合时，在半导体和铜体之间形成空隙，热阻下降。另外，为1.5μm以上时，存在银镀层的密合性下降的可能性。

银镀层表面的算术平均粗糙度ra优选为0.1μm至1.5μm，更优选为0.1μm至1.0μm。当小于0.1μm时，需要进行铜表面的加工，制造成本变得高昂。当超过1.5μm时，存在半导体元件与银镀层的密合性下降的可能性。

另外，本发明的一个实施方式的陶瓷电路基板的、使用带有由图案间距离为0.5mm构成的梳形电极的基板在恒温恒湿槽中在85℃、93％rh的气氛下施加了500小时的dc1kv后的图案间的绝缘电阻值优选为1×10⁶ω以下。

进而，本发明的一个实施方式的陶瓷电路基板的、在2张电路基板间夹入emc树脂并使其固化后的用拉伸试验器测定剪切应力所得的值优选为20kg/cm²以上。

[陶瓷电路基板的制造方法]

本发明的陶瓷电路基板的制造方法是包含进行非电解镀银的制造方法。

银镀层可薄膜成型，进一步优选为能够降低表面内的膜厚不均的非电解镀敷。

关于导体表面的实施镀银的部位，可以是图1中所示的部分的镀银，也可以是图2中所示的整面镀银，从镀敷费用的观点出发，优选为部分镀银。

作为制成在导体侧面不实施镀银的结构的方法，可以采用镀银处理后进行电路形成的方法、电路形成后进行脱银处理的方法。

emc树脂与金属的表面氧化膜的密合性优异，因此相较于不易形成氧化膜的银等贵金属，更容易与铜表面密合。

实施例

以下通过实施例详细说明本发明。但是，本发明的范围不受以下的实施例限定。

[实施例]

在厚0.32mm、外形尺寸50mm×50mm的氮化硅基板的两主面涂布以银和铜为主要成分的接合材料后，用无氧铜c1020板夹持而层叠。边对该层叠体加压边在真空中加热而制造铜-陶瓷接合体。

在得到的接合体的表背铜板的未实施镀银的部分涂敷紫外线固化型的抗镀敷剂。通过对铜露出部进行镀银的前处理，来调整镀银后的表面粗糙度。然后，进行规定时间的非电解镀银处理而施以0.1μm～1.5μm厚的银镀层。用碱溶液除去抗镀敷剂，从而制作部分地配置有银的铜-陶瓷接合体。

在得到的接合体的表侧铜板上，通过丝网印刷将紫外线固化型的抗蚀剂涂布成电路图案。另外，对于背侧铜板，通过丝网印刷按照遮蔽整面的方式涂布抗蚀剂，以避免被蚀刻。关于蚀刻，使用cucl2液进行蚀刻处理，从而将不需要的部分溶解除去，形成了铜电路图案。

将得到的铜电路基板浸渍于碱溶液而除去抗蚀剂，从而制作具有对导体表面实施镀银且其侧面没有实施镀银的结构的电路基板。

在得到的陶瓷电路基板的银镀层上用银纳米粒子接合si芯片后，在基板背面侧焊接铜基板，从而模块化。

[比较例]

通过缩短实施例的非电解镀银的处理时间而制作薄膜银镀层，通过延长处理时间而制作厚膜银镀层的电路基板。

没有涂敷实施例的抗镀敷剂而制作对铜表面整体实施了镀银的电路基板。

在形成电路后进行镀银处理，制作在导体侧面实施了镀银的电路基板。

＜银镀层厚度的测定＞

就银镀层的厚度而言，通过以5000倍至10000倍的倍率进行剖面sem观察而在长度50μm的范围内测定厚度，对多张进行测定并取其平均值。

＜表面粗糙度的算术平均粗糙度的测定＞

使用装置sj-301(株式会社三丰制)测定表面粗糙度的算术平均粗糙度，以基准长度0.8mm对银镀层表面的多个位置进行测定并取其平均值。

＜金镀层密合性的评价＞

关于银镀层密合性，使用锋利的刀具在镀敷面以形成2mm的正方形的方式形成深达基体的切痕，贴上有粘合力的胶带，快速且强力地对其进行拉剥，从而调查有无剥离。

＜迁移评价＞

关于迁移评价，使用带有由图案间距离为0.5mm构成的梳形电极的基板，在恒温恒湿槽中在85℃、93％rh的气氛下施加500小时的dc1kv。然后，测定图案间的绝缘电阻值，分为以下的2个等级。

○：≥1×10⁶ω、×：＜1×10⁶ω

＜与emc树脂的密合性评价＞

关于与emc树脂的密合性评价，在2张电路基板间夹入emc树脂并使其固化后，用拉伸试验器测定剪切应力，分为以下的2个等级。

○：≥20kg/cm²、×：＜20kg/cm²

将评价结果汇总于表1。

[表1]

※对于侧面无银镀层品，评价铜露出面与emc的密合性“—”符号表示没有进行评价

对于侧面有银镀层品，评价银镀层面与emc的密合性

如表1中所示，确认了通过制成对导体表面实施镀银且其侧面没有实施镀银的结构，从而具有耐迁移性及与模块用密封树脂的高密合性。

附图标记的说明

1陶瓷基板

2铜板

3银镀层