专利名称：一种通讯集成电路及其制造方法
技术领域：
本发明涉及一种通讯电路及其制造方法，特别是涉及一种采用编解码方式完成的通讯集成电路及其制造方法。
目前，国内使用的编解码通讯集成电路，例如，火灾报警系统使用的编解码电路ED5027，12E，不具备单片高速的模拟量一数字量转换功能，所以只能实现开关量通讯，而不能进行模拟量通讯。全国80多个火灾报警系统生产单位都只能生产开关量系统。近年来国内各单位都计划开发国际上高档次的模拟量报警系统，但苦于没有处理模拟量的编解码电路，因该片内含有A/D变换器，个别大厂只能以昂贵价格向国外引进系统。
国外模拟系统使用的编解码通讯电路，例如，美国的阿波罗90系列，只能进行五位A/D变换，A/D转换时间为80ms，因为变换速度慢，至使无法在常规通讯速度下，用对A/D变换部分分时加电的方法实现静态低功耗。国外的编解码通讯集成电路都不具备自动同步功能，而需要编解码通讯双方约定一个固定的通讯速度，并进行严格的同步调整，一经选定速度，如果单方面改变通讯速度，将无法进行通讯。
本发明的目的是提供一种编解码式通讯集成电路，该电路片内含有直接转换式八位A/D变换器，使其能够接收模拟量信息，并将模拟量高速转变为数字量以实现模拟量传输。A/D变换时间≤20μs，这样高的A/D转变速度可以作到分时加电，以达到多通讯点中每时刻仅有一点的A/D变换器耗电，即实现静态低功耗。这对某些应用场合是首要的，例如火灾报警系统，只有保证静态低功耗才能进行多地址群控。
本发明提供的编解码通讯集成电路，不需要任何同步调整，解码电路可以随编码的速度改变，立即自动与其同步，达到现场可随意宽范围变速30波特至100K波特通讯。
本发明的技术方案是这样实现的在编码通讯电路中，有一个采样时钟，它应对准所接收的编码数据的基本周期的中心进行采样。若N个基本周期为一个数据，则将采样结果依次送入N级移位寄存器，并在N倍采样时钟时，将N位采样值进行译码所得的数据送入数据移位寄存器。若整个编码长度为M个数据，则在M乘N倍采样时钟时刻，将M位数据移位寄存器的M位并行输出值打入比较器进行比较，若与设定条件相符，则认为解码成功，并产生设定的各种动作。
本发明的通讯电路中，这个采样时钟并不是固定不变的，它可随数据基本周期宽度的改变自行调整自己的宽度，使其与数据基本宽度相适合，从而保证变速通讯的成功，如图5a至图5C所示。其中图5a和图5c的波形是正确的，图5b的波形是错误的。
本发明通讯集成电路，采用0.8μ数模兼容CMOS工艺，确保了在单片电路中完成高速直接转换式A/D变换。同时，设计了低功耗保持端，并将A/D部分电源单独引出，以便用两种方式进行瞬时加电控制。
通讯集成电路制造方法包括下列步骤整体方案设计→细化电路设计→电脑仿真→改进设计→电脑功能仿真→工艺选择→布局布线→电脑布线后仿真→工艺调整→再仿真→制版光刻→工艺加工→样片评估→现场仿真→工艺及设计改进→改版→工艺加工→合格样片。
下面参照附图用实施例对本发明进行详细说明，其中
图1是本发明通讯集成电路的外部引脚图；图2是通讯集成电路的电路总方框图；图3是图2中21部分的电路方框图；图4是通讯集成电路的芯片剖面图；图5a到图5c是数据采样波形图；图6是数据采样波形图。
本发明通讯集成电路的外部引脚如图1所示，它共有28个引脚，采用双列直插式封装(DIP)，引脚说明如下DIN通信码输入端。具施密特输入缓冲，TTL电平。
A1～A88位本机地址设定，CMOS输入端。内置上拉电阻悬空为＂1＂。
B0、B1记忆型控制码输出端。置位后有效并保留至主控机修改。
T0，T1瞬态型控制码输出端。置位且解码符合期有效。
CTR传感器加电控制输出端。符合后至串行发码开始，输出一脉冲，宽度同SP段第1拍SP脉冲的宽度。
PDBADC电路低功耗保持控制端，＂0＂有效。
ADO模数转换结果串行输出端。低位先送。数据为＂1＂时输出高电平，为＂0＂时，输出低电平。
ADIADC电路模拟电压输入端。
REFADC电路正基准电压输入端(负基准电压＝AGND)，为A/D变换电路提供基准电压，以调整转换跨度，即
ADI＝REF时，A/D转换结果DA＝FFH；ADI＝AGND时，A/D转换结果DA＝OOH。
分解度为1/28AGND～REF。
AVCC芯片中ANALOG电路(ADC)电源正端。
AGND芯片A/D转换电路电源负端。
Vcc芯片中DIGITAL电路电源正端。
GND芯片数字电路电源负端。
R1，R0外接电阻Rx(200KΩ)。
VcADC电路内部电源中点，外接1μF电容到AGND。
K0，K1，K2巡检点所用传感器性质分类码。
在图2所示的方框图中，由时钟调整电路21产生一个可随编码数据DIN的基本周期的改变而自动调整的采样时钟CKT，由CKT作为N级串入/并出移位寄存器24的移位时钟，将编码数据DIN按CKT的控制移入24。通过N级分频器22使在N个CKT后，产生一个CKNT，CKNT作为M位串入/并出移位寄在器26的移位时钟，每N个CKT后，移入一位译码器25的译码输出。通过M位计数器23使在M个CKMNT到来时，即M个数据全部移入M位移位寄存器26后，比较结果才有效，并被置入结果寄存器29，产生控制信号CTR。将A/D变换电路210的转变结果打入锁存器211，由DIN同步，通过移位寄存器212向端口ADO输出。CTR还将控制命令打入锁存器28，向端口B0，B1，T0，T1输出。图2中210是高速A/D变换电路，由主时钟R0经213分频器向其提供所需时钟FCLK。A/D转换器210的转换结果为二进制数据，由解码符合信号CTR打入锁存器211，并经移位寄存器212，由DIN同步，经ADO串行输出。A/D变换器210电源正负端都引出芯片外，以利于模拟浮动及瞬时加电，PDB为低功耗保持控制输入端，可直接与CTR输出相连，由CTR控制完成瞬时加电。
图3为图2中21电路的内部电路方框图。它产生可随DIN波特数变化的采样时钟CKT。通过基本“0”电平识别器31从编码数据DIN中取出一个基本T长度信号，作为加计数器33的计数使能端，在T的宽度内，主时钟R。经分频电路32分频，供加计数器33计数，如计数值为A，则将A置入可预置减计数器34中，以主时钟R0为时钟进行减计数，当减至全零时，或非门35产生一个上跳脉冲，这个信号一方面使34重新置数，另一方面，使反复触发器36翻转一次，即CKT产生一次跳变。由于减计数时钟比加计数时钟快一倍，故产生的CKT比T快一倍，如图6所示，从而确保每一数据的中心出现一次取数脉冲。
图4是本发明集成电路的芯片剖面图。图4中的41是N型硅衬底，42是P阱，N+区43和N+区44分别是N沟晶体管的源和漏，P+区45和P+区46分别是P沟晶体管的源和漏。47是场氧化层，48是厚度为175的栅氧化层，49是多晶硅栅极，410是回流的硼磷玻璃(BPSG)，411是第1层金属TiW/ALSiCu金属布线，412和414层是等离子增强CVD氧化硅，413为SOG填充物，415是第2层金属TiW/ALSiCu金属布线，416是等离子PSG，417是等离氮化硅层。
本发明的通讯集成电路的制造方法，除用单片集成电路实现外，还可以用厚膜混合集成、微封装(SMT)和分立元件来实现。
本发明的集成电路具有如下效果按照本发明制造的编解码通讯集成电路含有8位直接转换式A/D变换器，有既能接收控制命令又送回反馈信息的功能，为遥测，遥显，遥控等通讯领域，实现智能化系统提供有利的硬件条件。
本发明制造的通讯集成电路，A/D变换时间≤20μs，这样高速的A/D变换能作到分时加电(A/D变换起动时间≤2.5ms)，以达到多点通讯(本器件为256个地址)中每时刻仅有一点的A/D变换器耗电，即实现静态工作电流≤100μA的低功耗的目的，这对某些应用场合是至关重要的，例如，火灾报警系统，本发明为模拟量火灾报警系统提供了解码电路，提高了我国火灾报警设备的档次。
本发明提供的通讯电路可在30波特至100K波特之间任意中途变速通讯，通讯速度可根据现场情况在芯片内部及时进行调整，在极宽范围内智能化全自动跟踪同步，这在编解码技术上是个重大突破，在国际上是无前例的。
本发明提供了一种免同步调整的解码通讯电路的设计方法，实现了30波特至100K波特之间变速通讯智能化宽范围的自动跟踪。
虽然本发明已参考特定实施例得以详细描述，但很明显，在不脱离本发明的精神和范围的条件下，本领域的技术人员可作出各种变换和改进。
权利要求
1.一种免同步调整可宽范围变速通讯的编解码通讯集成电路，其特征是该电路包括直接转换式8位A/D变换器，它由0.8μ数一模兼容的CMOS双金属硅栅结构组成，保证了A/D变换时间≤20μs，这样的高速A/D变换就能作到分时加电，A/D变换电路具有低功耗保持端，并将A/D部分电源单独引出片外，数字电路部分有一个加电控制输出端，可实现两种不同模式的A/D瞬时加电，以达到多点通讯中每刻仅有一点的A/D变换器耗电，本器件有256个地址，即实现静态工作电流≤100μA的低功耗。还包括免同步调整的时钟调整电路，其产生可随编码数据DIN波特数变化的采样时钟CKT，通过＂0＂电平识别器，从编码中拾取其基本周期T，在T宽度内使一个加数器计数，将计数结果置入一个可预置的减计数器，减计数器用比加计数器快一倍的时钟减数，减数器每减至全零便重新置数，同时使一个反复触发器翻转一次，周而复始，从而产生一个与T相适应的可随T变化的采样时钟，由这个时钟控制全部解码工作；若N个基本周期为一个数据，则将采样结果依次送入N级移位寄存器，并在N倍采样时钟时，将N位采样值进行译码，将所得的数据送入数据移位寄存器，若整个编码长度为M个数据，则在M乘N倍采样时钟的时刻，将M位数据移应寄存器的M位并行输出直打入比较器进行比较，若与设定条件相符，则认为解码成功，并产生设定的各种动作本集成电路可在30波特至100K波特之间任意中途变速通讯，通讯速度可根据现场情况在芯片内及时进行调整，在极宽的范围内智能化全自动跟踪。
2.一种免同步调整的编解码通讯集成电路的制造方法，其特征是采用0.8μm数模兼容CMOS硅栅工艺制造该集成电路。
3.如权利要求2所述的一种免同步调整的编解码通讯集成电路的制造方法，其特征是采用厚膜混合集成电路或者微封电路的制造工艺制造该集成电路。
全文摘要
本发明涉及一种采用编解码方式完成的通讯集成电路及其制造方法。该电路包括采用0.8μ数模兼容的CMOS双金属硅栅工艺制造的8位A/D变换器，实现了分时加电，即实现了低功耗；还包括免同步调整的时钟调整电路，可在30波特至100K波特之间任意中途变速通讯，通讯速度可根据现场情况在芯片内及时进行调整，在极宽范围内智能化全自动跟踪，可广泛用于二总线制模拟量火灾报警等领域。
文档编号H03M1/02GK1126908SQ9411338
公开日1996年7月17日 申请日期1994年12月29日 优先权日1994年12月29日
发明者杨秋江, 钱福元, 陈焱, 杜茂元, 翁立坚, 王德普 申请人:杨秋江