二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5中的两个晶体管，双管导通模式下，共模输入信号流经第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5中全部的四个晶体管，所以全差分轨至轨运算放大器的输入跨导维持恒定，实现输入共模范围轨至轨均能正常工作，不受输入信号共模电平的限制。
[0088]为获得更大的增益效果和更大的输出电压的动态范围，本发明实施例采用多级放大电路，其中第一级放大电路12包括:第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19和第二十晶体管M20，其中，第十三晶体管M13、第十四晶体管M14、第十五晶体管M15和第十六晶体管M16均是P沟道场效应晶体管，第十七晶体管M17、第十八晶体管M18、第十九晶体管M19和第二十晶体管M20均是N沟道场效应晶体管。
[0089]第十三晶体管M13的栅极与第十四晶体管M14的栅极和第一输入偏置电压VBl相连，第十三晶体管M13的源极与电源VDD相连，第十三晶体管M13的漏极与第二晶体管M2的漏极和第十五晶体管M15的源极相连；第十四晶体管M14的源极与电源VDD相连，第十四晶体管M14的漏极与第三晶体管M3的漏极和第十六晶体管M16的源极相连；第十五晶体管M15的栅极与第十六晶体管M16的栅极和第二输入偏置电压VB2相连，第十五晶体管M15的漏极与第十七晶体管M17的漏极相连；第十六晶体管M16的漏极与第十八晶体管M18的漏极相连；第十七晶体管M17的栅极与第十八晶体管M18的栅极和第三输入偏置电压VB3相连，第十七晶体管M17的源极与第四晶体管M4的漏极和第十九晶体管M19的漏极相连；第十八晶体管M18的源极与第五晶体管M5的漏极和第二十晶体管M20的漏极相连；第十九晶体管M19的栅极与第二十晶体管M20的栅极相连，第十九晶体管M19的源极接地；第二十晶体管M20的源极接地，较佳的，采用传统偏置电路提供第一输入偏置电压VB1、第二输入偏置电压VB2和第三输入偏置电压VB3。
[0090]第二级放大电路13包括:第二^^一晶体管M21、第二十二晶体管M22、第二十三晶体管M23和第二十四晶体管M24，其中，第二^^一晶体管M21和第二十二晶体管M22均是P沟道场效应晶体管，第二十三晶体管M23和第二十四晶体管M24均是N沟道场效应晶体管。
[0091]第二^^一晶体管M21的栅极与第十五晶体管M15的漏极相连，第二^^一晶体管M21的源极与电源VDD相连，第二^^一晶体管M21的漏极与第二十三晶体管M23的漏极相连；第二十二晶体管M22的栅极与第十六晶体管M16的漏极相连，第二十二晶体管M22的源极与电源VDD相连，第二十二晶体管M22的漏极与第二十四晶体管M24的漏极相连；第二十三晶体管M23的栅极与第二十四晶体管M22的栅极相连，第二十三晶体管M23的源极接地；第二十四晶体管M24的源极接地。
[0092]如图2所示，为稳定电路，并为全差分轨至轨运算放大器进行频率补偿，本发明实施例还包括:第一补偿电容Cl、第二补偿电容C2、第三补偿电容C3、第四补偿电容C4、第一补偿电阻R1、第二补偿电阻R2、第三补偿电阻R3和第四补偿电阻R4，其中，第一补偿电容Cl的尺寸与第三补偿电容C3的尺寸相等，第二补偿电容C2的尺寸与第四补偿电容C4的尺寸相等，第一补偿电阻Rl的尺寸与第三补偿电阻R3的尺寸相等，第二补偿电阻R2的尺寸与第四补偿电阻R4的尺寸相等；第一补偿电容Cl的第一端与第十五晶体管M15的漏极相连，第一补偿电容Cl的第二端与第一补偿电阻Rl的第一端相连，第一补偿电阻Rl的第二端与第二十一晶体管M21的漏极相连；第二补偿电容C2的第一端与第十五晶体管M15的漏极相连，第二补偿电容C2的第二端与第二补偿电阻R2的第一端相连，第二补偿电阻R2的第二端与第二十二晶体管M22的漏极相连；第三补偿电容C3的第一端与第十六晶体管M16的漏极相连，第三补偿电容C3的第二端与第三补偿电阻R3的第一端相连，第三补偿电阻R3的第二端与第二十二晶体管M22的漏极相连；第四补偿电容C4的第一端与第十六晶体管M16的漏极相连，第四补偿电容C4的第二端与第四补偿电阻R4的第一端相连，第四补偿电阻R4的第二端与第二i^一晶体管M21的漏极相连。
[0093]如图3所示，为了更好的稳定全差分轨至轨运算放大器的工作电压，本发明实施例还包括:第一级共模反馈电路14 ;第一级共模反馈电路14包括:第二十五晶体管M25、第二十六晶体管M26、第二十七晶体管M27、第二十八晶体管M28、第二十九晶体管M29、第三十晶体管M30、第三^^一晶体管M31、第三十二晶体管M32、第三十三晶体管M33、第一电阻R5和第二电阻R6，其中，第二十五晶体管M25、第二十六晶体管M26、第二十九晶体管M29、第三十晶体管M30和第三十一晶体管M31均是P沟道场效应晶体管，第二十七晶体管M27、第二十八晶体管M28、第三十二晶体管M32和第三十三晶体管M33均是N沟道场效应晶体管，第一电阻R5的尺寸与第二电阻R6的尺寸相等。
[0094]第二十五晶体管M25的栅极与第二^^一晶体管M21的栅极相连，第二十五晶体管M25的源极与电源VDD相连，第二十五晶体管M25的漏极与第一电阻R5的第一端和第二十七晶体管M27的漏极相连；第二十六晶体管M26的栅极与第二十二晶体管M22的栅极相连，第二十六晶体管M26的源极与电源VDD相连，第二十六晶体管M26的漏极与第二电阻R6的第一端和第二十八晶体管M28的漏极相连；第二十七晶体管M27的栅极与第二十八晶体管M28的栅极和第四输入偏置电压VB4相连，第二十七晶体管M27的源极接地；第二十八晶体管M28的源极接地；第二十九晶体管M29的栅极与第三尾电流偏置电压相连，第二十九晶体管M29的源极与电源VDD相连，第二十九晶体管M29的漏极与第三十晶体管M30的源极和第三i^一晶体管M31的源极相连；第三十晶体管M30的栅极与第一电阻R5的第二端和第二电阻R6的第二端相连，第三十晶体管M30的漏极与第三十二晶体管M32的漏极、栅极和第三十三晶体管M33的栅极相连；第三^^一晶体管M31的栅极与第一参考电压VCMl相连，第三i^一晶体管M31的漏极与第二十晶体管M20的栅极和第三十三晶体管M33的漏极相连；第三十二晶体管M32的源极接地；第三十三晶体管M33的源极接地，较佳的，采用传统偏置电路提供第四输入偏置电压VB4。
[0095]如图4所示，为了进一步稳定全差分轨至轨运算放大器的输出电压，并扩大输出动态范围，本发明实施例还包括:第二级共模反馈电路15 ;第二级共模反馈电路15包括:第三十四晶体管M34、第三十五晶体管M35、第三十六晶体管M36、第三十七晶体管M37、第三十八晶体管M38、第三十九晶体管M39、第四十晶体管M40、第四^^一晶体管M41、第四十二晶体管M42、第三电阻R7和第四电阻R8，其中，第三十四晶体管M34、第三十五晶体管M35、第三十六晶体管M36、第三十七晶体管M37、第三十八晶体管M38、第三十九晶体管M39和第四十晶体管M40均是P沟道场效应晶体管，第四^^一晶体管M41和第四十二晶体管M42均是N沟道场效应晶体管，第三电阻R7的尺寸与第四电阻R8的尺寸相等。
[0096]第三十四晶体管M34的栅极与第三十五晶体管M35的栅极和第五输入偏置电压VB5相连，第三十四晶体管M34的源极与电源VDD相连，第三十四晶体管M34的漏极与第三电阻R7的第一端和第三十六晶体管M36的漏极相连；第三十五晶体管M35的源极与电源VDD相连，第三十五晶体管M35的漏极与第四电阻R8的第一端和第三十七晶体管M37的漏极相连；第三十六晶体管M36的栅极接地，第三十六晶体管M36的衬底与第二i^一晶体管M21的漏极相连，第三十六晶体管M36的源极接地；第三十七晶体管M37的栅极接地，第三十七晶体管M37的衬底与第二十二晶体管M22的漏极相连，第三十七晶体管M37的源极接地；第三十八晶体管M38的栅极与第四尾电流偏置电压相连，第三十八晶体管M38的源极与电源VDD相连，第三十八晶体管M38的漏极与第三十九晶体管M39的源极和第四十晶体管M40的源极相连；第三十九晶体管M39的栅极与第三电阻R7的第二端和第四电阻R8的第二端相连，第三十九晶体管M39的漏极与第四十一晶体管M41的栅极、漏极和第四十二晶体管M42的栅极相连；第四十晶