的漏极与所述第二十三晶体管(M23)的漏极相连； 所述第二十二晶体管(M22)的栅极与所述第十六晶体管(M16)的漏极相连，所述第二十二晶体管(M22)的源极与所述电源(VDD)相连，所述第二十二晶体管(M22)的漏极与所述第二十四晶体管(M24)的漏极相连； 所述第二十三晶体管(M23)的栅极与所述第二十四晶体管(M22)的栅极相连，所述第二十三晶体管(M23)的源极接地； 所述第二十四晶体管(M24)的源极接地。
8.如权利要求7所述的全差分轨至轨运算放大器，其特征在于，所述全差分轨至轨运算放大器还包括:第一补偿电容(Cl)、第二补偿电容(C2)、第三补偿电容(C3)、第四补偿电容(C4)、第一补偿电阻(Rl)、第二补偿电阻(R2)、第三补偿电阻(R3)和第四补偿电阻(R4)； 其中，所述第一补偿电容(Cl)的尺寸与第三补偿电容(C3)的尺寸相等，所述第二补偿电容(C2)的尺寸与第四补偿电容(C4)的尺寸相等，所述第一补偿电阻(Rl)的尺寸与第三补偿电阻(R3)的尺寸相等，所述第二补偿电阻(R2)的尺寸与第四补偿电阻(R4)的尺寸相等; 第一补偿电容(Cl)的第一端与所述第十五晶体管(M15)的漏极相连，第一补偿电容(Cl)的第二端与所述第一补偿电阻(Rl)的第一端相连，所述第一补偿电阻(Rl)的第二端与所述第二十一晶体管(M21)的漏极相连； 第二补偿电容(C2)的第一端与所述第十五晶体管(M15)的漏极相连，第二补偿电容(C2)的第二端与所述第二补偿电阻(R2)的第一端相连，所述第二补偿电阻(R2)的第二端与所述第二十二晶体管(M22)的漏极相连； 第三补偿电容(C3)的第一端与所述第十六晶体管(M16)的漏极相连，第三补偿电容(C3)的第二端与所述第三补偿电阻(R3)的第一端相连，所述第三补偿电阻(R3)的第二端与所述第二十二晶体管(M22)的漏极相连； 第四补偿电容(C4)的第一端与所述第十六晶体管(M16)的漏极相连，第四补偿电容(C4)的第二端与所述第四补偿电阻(R4)的第一端相连，所述第四补偿电阻(R4)的第二端与所述第二十一晶体管(M21)的漏极相连。
9.如权利要求7或8所述的全差分轨至轨运算放大器，其特征在于，所述全差分轨至轨运算放大器还包括:第一级共模反馈电路(14); 所述第一级共模反馈电路(14)包括:第二十五晶体管(M25)、第二十六晶体管(M26)、第二十七晶体管(M27)、第二十八晶体管(M28)、第二十九晶体管(M29)、第三十晶体管(M30)、第三^^一晶体管(M31)、第三十二晶体管(M32)、第三十三晶体管(M33)、第一电阻(R5)和第二电阻(R6)； 其中，第二十五晶体管(M25)、第二十六晶体管(M26)、第二十九晶体管(M29)、第三十晶体管(M30)和第三^^一晶体管(M31)均是P沟道场效应晶体管； 所述第一电阻(R5)的尺寸与第二电阻(R6)的尺寸相等； 第二十七晶体管(M27)、第二十八晶体管(M28)、第三十二晶体管(M32)和第三十三晶体管(M33)均是N沟道场效应晶体管； 所述第二十五晶体管(M25)的栅极与所述第二十一晶体管(M21)的栅极相连，所述第二十五晶体管(M25)的源极与所述电源(VDD)相连，所述第二十五晶体管(M25)的漏极与所述第一电阻(R5)的第一端和所述第二十七晶体管(M27)的漏极相连； 所述第二十六晶体管(M26)的栅极与所述第二十二晶体管(M22)的栅极相连，所述第二十六晶体管(M26)的源极与所述电源(VDD)相连，所述第二十六晶体管(M26)的漏极与所述第二电阻(R6)的第一端和所述第二十八晶体管(M28)的漏极相连； 所述第二十七晶体管(M27)的栅极与所述第二十八晶体管(M28)的栅极和第四输入偏置电压(VB4)相连，所述第二十七晶体管(M27)的源极接地； 所述第二十八晶体管(M28)的源极接地； 所述第二十九晶体管(M29)的栅极与第三尾电流偏置电压相连，所述第二十九晶体管(M29)的源极与所述电源(VDD)相连，所述第二十九晶体管(M29)的漏极与所述第三十晶体管(M30)的源极和第三i^一晶体管(M31)的源极相连； 所述第三十晶体管(M30)的栅极与所述第一电阻(R5)的第二端和所述第二电阻(R6)的第二端相连，所述第三十晶体管(M30)的漏极与所述第三十二晶体管(M32)的漏极、栅极和第三十三晶体管(M33)的栅极相连； 所述第三i^一晶体管(M31)的栅极与第一参考电压(VCMl)相连，所述第三i^一晶体管(M31)的漏极与所述第二十晶体管(M20)的栅极和第三十三晶体管(M33)的漏极相连；所述第三十二晶体管(M32)的源极接地； 所述第三十三晶体管(M33)的源极接地。
10.如权利要求9所述的全差分轨至轨运算放大器，其特征在于，所述全差分轨至轨运算放大器还包括:第二级共模反馈电路(15); 所述第二级共模反馈电路(15)包括:第三十四晶体管(M34)、第三十五晶体管(M35)、第三十六晶体管(M36)、第三十七晶体管(M37)、第三十八晶体管(M38)、第三十九晶体管(M39)、第四十晶体管(M40)、第四^^一晶体管(M41)、第四十二晶体管(M42)、第三电阻(R7)和第四电阻(R8); 其中，所述第三十四晶体管(M34)、第三十五晶体管(M35)、第三十六晶体管(M36)、第三十七晶体管(M37)、第三十八晶体管(M38)、第三十九晶体管(M39)和第四十晶体管(M40)均是P沟道场效应晶体管； 第四十一晶体管(M41)和第四十二晶体管(M42)均是N沟道场效应晶体管； 所述第三电阻(R7)的尺寸与第四电阻(R8)的尺寸相等； 所述第三十四晶体管(M34)的栅极与所述第三十五晶体管(M35)的栅极和第五输入偏置电压(VB5)相连，所述第三十四晶体管(M34)的源极与所述电源(VDD)相连，所述第三十四晶体管(M34)的漏极与所述第三电阻(R7)的第一端和所述第三十六晶体管(M36)的漏极相连； 所述第三十五晶体管(M35)的源极与所述电源(VDD)相连，所述第三十五晶体管(M35)的漏极与所述第四电阻(R8)的第一端和所述第三十七晶体管(M37)的漏极相连； 所述第三十六晶体管(M36)的栅极接地，所述第三十六晶体管(M36)的衬底与所述第二十一晶体管(M21)的漏极相连，所述第三十六晶体管(M36)的源极接地； 所述第三十七晶体管(M37)的栅极接地，所述第三十七晶体管(M37)的衬底与所述第二十二晶体管(M22)的漏极相连，所述第三十七晶体管(M37)的源极接地； 所述第三十八晶体管(M38)的栅极与所述第四尾电流偏置电压相连，所述第三十八晶体管(M38)的源极与所述电源(VDD)相连，所述第三十八晶体管(M38)的漏极与所述第三十九晶体管(M39)的源极和第四十晶体管(M40)的源极相连； 所述第三十九晶体管(M39)的栅极与所述第三电阻(R7)的第二端和第四电阻(R8)的第二端相连，所述第三十九晶体管(M39)的漏极与所述第四十一晶体管(M41)的栅极、漏极和第四十二晶体管(M42)的栅极相连； 所述第四十晶体管(M40)的栅极与第二参考电压相连，所述第四十晶体管(M40)的漏极与所述第二十四晶体管(M24)的栅极、第四十二晶体管(M42)的漏极相连； 所述第四十一晶体管(M41)的源极接地； 所述第四十二晶体管(M42)的源极接地。
【专利摘要】本发明提供了一种全差分轨至轨运算放大器，包括：输入级电路、第一级放大电路和第二级放大电路；输入级电路，用于将输入信号传递至第一级放大电路，其中，输入信号的共模电压大于等于零，并且小于等于电源电压值；第一级放大电路，用于将输入级电路传递的输入信号进行放大，得到一级放大输入信号，并将该一级放大输入信号传递到第二级放大电路；第二级放大电路，用于将第一级放大电路传递的一级放大输入信号进行放大，得到二级放大输入信号，并将该二级放大输入信号输出。本发明在输入信号共模电压达到电源电压的情况下，全差分轨至轨运算放大器仍能正常工作。
【IPC分类】H03F1-30, H03F3-45
【公开号】CN104660195
【申请号】CN201510114290
【发明人】朱樟明, 易品筠, 梁宇华, 刘帘曦, 李娅妮
【申请人】西安电子科技大学
【公开日】2015年5月27日
【申请日】2015年3月16日