体管M40的栅极与第二参考电压相连，第四十晶体管M40的漏极与第二十四晶体管M24的栅极、第四十二晶体管M42的漏极相连；第四十一晶体管M41的源极接地；第四十二晶体管M42的源极接地，较佳的，采用传统偏置电路提供第五输入偏置电压VB5。
[0097]本发明实施例在第二级共模反馈电路15的输出端与电阻之间插入第三十六晶体管M36和第三十七晶体管M37构成的源跟随器，将第三电阻R7和第四电阻R8与第二级放大电路13的输出端隔绝，不影响第二级放大电路13输出端的输出电阻，从而对全差分轨至轨运算放大器的增益不会造成影响。
[0098]传统的共模反馈电路输入电压需要高于一个阈值电压或低于一个电源电压减去阈值电压，才能使得共模反馈电路正常工作，对输出摆幅有严格的限制，而本发明实施例采用第二级放大电路13的正输出端接入第三十七晶体管M37的衬底，第二级放大电路13的负输出端接入第三十六晶体管M36的衬底，第三十七晶体管M37和第三十六晶体管M36的栅极接地，所以第三十七晶体管M37和第三十六晶体管M36始终为导通状态，不受阈值电压的限制。第二级放大电路13输出的正负电压分别接入到第三十七晶体管M37和第三十六晶体管M36的衬底，通过第三电阻R7和第四电阻R8检测第二级共模输出电平V0CM2。将第二级共模输出电平V0CM2与第二级共模参考电压VCM2进行比较，并利用输出第二级共模反馈电压VCMFB2对第二十三晶体管M23和第二十四晶体管M24的栅极电压进行调节，实现共模反馈的功能。本发明实施例的第二级共模反馈电路15使用了衬底输入的P沟道场效应管，有效的解决了输出电平限制的问题，并且能够将检测电平范围扩大为轨至轨。
[0099]以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。
【主权项】
1.一种全差分轨至轨运算放大器，其特征在于，包括:输入级电路(11)、第一级放大电路(12)和第二级放大电路(13)， 其中，所述输入级电路(11)，用于将输入信号传递至所述第一级放大电路(12)，其中，所述输入信号的共模电压大于等于零，小于等于电源电压值； 所述第一级放大电路(12)，用于将所述输入级电路(11)传递的输入信号进行放大，得到一级放大输入信号，并将该一级放大输入信号传递到所述第二级放大电路(13); 所述第二级放大电路(13)，用于将所述第一级放大电路(12)传递的一级放大输入信号进行放大，得到二级放大输入信号，并将该二级放大输入信号输出。
2.如权利要求1所述的全差分轨至轨运算放大器，其特征在于，所述输入级电路(11)包括:第一晶体管(Ml)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)、第十晶体管(MlO)、第^^一晶体管(Mll)和第十二晶体管(M12)； 其中，所述第一晶体管(M1)、第四晶体管(M4)、第五晶体管(M5)、第七晶体管(M7)、第八晶体管(M8)和第十二晶体管(M12)均是P沟道场效应晶体管； 所述第二晶体管(M2)、第三晶体管(M3)、第六晶体管(M6)、第九晶体管(M9)、第十晶体管(MlO)和第^^一晶体管(Mll)均是N沟道场效应晶体管； 所述第一晶体管(Ml)的栅极与第一尾电流偏置电压(VSSl)相连，所述第一晶体管(Ml)的源极与电源(VDD)相连，所述第一晶体管(Ml)的漏极与所述第四晶体管(M4)的源极、第五晶体管(M5)的源极、第七晶体管(M7)的漏极和第十二晶体管(M12)的源极相连；所述第二晶体管(M2)的栅极与所述第四晶体管(M4)的栅极相连，并且为所述全差分轨至轨运算放大器的正输入端，所述第二晶体管(M2)的源极与所述第三晶体管(M3)的源极、第六晶体管(M6)的漏极、第九晶体管(M9)的源极和第十晶体管(MlO)的漏极相连； 所述第三晶体管(M3)的栅极与所述第五晶体管(M5)的栅极相连，并且为所述全差分轨至轨运算放大器的负输入端； 所述第六晶体管(M6)的栅极与第二尾电流偏置电压相连，所述第六晶体管(M6)的源极接地； 所述第七晶体管(M7)的栅极与所述第八晶体管(M8)的栅极、漏极和第九晶体管(M9)的漏极相连；所述第七晶体管(M7)的源极与所述电源(VDD)相连； 第八晶体管的源极与所述电源(VDD)相连； 第九晶体管(M9)的栅极与P管开启电压(VPO)相连； 所述第十晶体管(MlO)的栅极与所述第十一晶体管(Mll)的栅极、漏极和第十二晶体管的漏极相连，所述第十晶体管(MlO)的源极接地； 所述第十一晶体管(Mll)的源极接地； 所述第十二晶体管(M12)的栅极与N管开启电压(VNO)相连。
3.如权利要求2所述的全差分轨至轨运算放大器，其特征在于，所述第七晶体管(M7)的尺寸为所述第八晶体管(M8)尺寸的2至4倍； 所述第十晶体管(MlO)的尺寸为所述第十一晶体管(Mll)尺寸的2至4倍； 当所述全差分轨至轨运算放大器的正输入端处的输入电压值介于所述P管开启电压(VPO)和所述N管开启电压(VNO)之间时，所述第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)和第五晶体管(M5)导通。
4.如权利要求3所述的全差分轨至轨运算放大器，其特征在于，当所述全差分轨至轨运算放大器的正输入端处的输入电压值小于或者等于所述P管开启电压(VPO)时，所述第四晶体管(M4)和第五晶体管(M5)导通。
5.如权利要求3所述的全差分轨至轨运算放大器，其特征在于，当所述全差分轨至轨运算放大器的正输入端处的输入电压值大于或者等于所述N管开启电压(VNO)时，所述第二晶体管(M2)和第三晶体管(M3)导通。
6.如权利要求3所述的全差分轨至轨运算放大器，其特征在于，所述第一级放大电路(12)包括:第十三晶体管(M13)、第十四晶体管(M14)、第十五晶体管(M15)、第十六晶体管(M16)、第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)和第二十晶体管(M20)； 其中，所述第十三晶体管(M13)、第十四晶体管(M14)、第十五晶体管(M15)和第十六晶体管(M16)均是P沟道场效应晶体管； 所述第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)和第二十晶体管(M20)均是N沟道场效应晶体管； 所述第十三晶体管(M13)的栅极与所述第十四晶体管(M14)的栅极和第一输入偏置电压(VBl)相连，所述第十三晶体管(M13)的源极与所述电源(VDD)相连，所述第十三晶体管(M13)的漏极与所述第二晶体管(M2)的漏极和第十五晶体管(M15)的源极相连； 所述第十四晶体管(M14)的源极与所述电源(VDD)相连，所述第十四晶体管(M14)的漏极与所述第三晶体管(M3)的漏极和第十六晶体管(M16)的源极相连； 所述第十五晶体管(M15)的栅极与所述第十六晶体管(M16)的栅极和第二输入偏置电压(VB2)相连，所述第十五晶体管(M15)的漏极与所述第十七晶体管(M17)的漏极相连；所述第十六晶体管(M16)的漏极与所述第十八晶体管(M18)的漏极相连； 所述第十七晶体管(M17)的栅极与所述第十八晶体管(M18)的栅极和第三输入偏置电压(VB3)相连，所述第十七晶体管(M17)的源极与所述第四晶体管(M4)的漏极和第十九晶体管(M19)的漏极相连； 所述第十八晶体管(M18)的源极与所述第五晶体管(M5)的漏极和第二十晶体管(M20)的漏极相连； 所述第十九晶体管(M19)的栅极与所述第二十晶体管(M20)的栅极相连，所述第十九晶体管(M19)的源极接地； 所述第二十晶体管(M20)的源极接地。
7.如权利要求6所述的全差分轨至轨运算放大器，其特征在于，所述第二级放大电路(13)包括:第二i^一晶体管(M21)、第二十二晶体管(M22)、第二十三晶体管(M23)和第二十四晶体管(M24)；其中，所述第二十一晶体管(M21)和第二十二晶体管(M22)均是P沟道场效应晶体管；所述第二十三晶体管(M23)和第二十四晶体管(M24)均是N沟道场效应晶体管；所述第二十一晶体管(M21)的栅极与所述第十五晶体管(M15)的漏极相连，所述第二十一晶体管(M21)的源极与所述电源(VDD)相连，所述第二十一晶体管(M21)