基于逻辑保护射极耦合激发式逻辑电路的滤波控制系统的制作方法
【技术领域】
[0001]本发明涉及一种逻辑控制电路，具体是指基于逻辑保护射极耦合激发式逻辑电路的滤波控制系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，其需要由专用的驱动电路来进行驱动，因此市面上便出现了各式各样的用于防止驱动系统免受内部或外部不利因素干扰的保护系统。
[0003]逻辑控制电路是LED灯保护系统中的一个重要控制部分，其运行速度的快慢和性能稳定与否直接决定了 LED灯保护系统的使用范围和性能好坏。但是，目前这些逻辑控制电路的结构都较为复杂，不仅其能耗较高，而且其运行速度较慢，不能很好的体现出逻辑控制的快速、低能耗的优势。
【发明内容】
[0004]本发明的目的在于克服目前LED灯保护系统用的逻辑控制电路结构复杂、能耗较高、运行速度较慢的缺陷，提供基于逻辑保护射极耦合激发式逻辑电路的滤波控制系统。
[0005]本发明的目的通过下述技术方案实现:
[0006]基于逻辑保护射极耦合激发式逻辑电路的滤波控制系统，主要由场效应管MOS，非门IC1，非门IC3，非门IC4，输入端与非门ICl的输出端相连接的非门IC2，与非门IC2的输出端相连接的滤波延迟电路，与非门ICl的输入端相连接的一级滤波电路，与非门IC3的输入端相连接二级滤波电路，与非门IC4的输出端相连接的异或门电路，一端与场效应管MOS的栅极相连接、另一端与非门ICl的输出端相连接的电阻R3，一端与场效应管MOS的栅极相连接、另一端与异或门电路相连接的电阻R5，正极与场效应管MOS的栅极相连接、其负极与非门IC3的输出端相连接的电容C3，以及一端与场效应管MOS的漏极相连接、另一端接地的电阻R9组成。
[0007]同时，在场效应管MOS的源极与滤波延迟电路之间串接有光束激发式逻辑放大电路，而在场效应管MOS的源极与电阻R3的电路上则串接有串联设置的滤波放大电路和逻辑保护射极耦合式放大电路；该光束激发式逻辑放大电路主要由功率放大器P1，与非门IC6，与非门IC7，与非门IC8，负极与功率放大器Pl的正极输入端相连接、正极经光二极管D5后接地的极性电容C6，一端与极性电容C6的正极相连接、另一端经二极管D6后接地的电阻R10,正极与电阻RlO和二极管D6的连接点相连接、负极与场效应管MOS的源极相连接的极性电容C8，一端与与非门IC6的负极输入端相连接、另一端与功率放大器Pl的正极输入端相连接的电阻Rll，串接在功率放大器Pl的负极输入端与输出端之间的电阻R12，一端与与非门IC6的输出端相连接、另一端与与非门IC8的负极输入端相连接的电阻R13，正极与与非门IC7的输出端相连接、负极与与非门IC8的负极输入端相连接的电容C7，以及一端与极性电容C8的正极相连接、另一端与与非门IC7的负极输入端相连接的电阻R14组成；所述与非门IC6的正极输入端与功率放大器Pl的负极输入端相连接，其输出端与与非门IC7的正极输入端相连接，与非门IC8的正极输入端与功率放大器Pl的输出端相连接；所述功率放大器Pl的正极输入端则与滤波延迟电路相连接，与非门IC7的负极输入端还与非门IC4的输出端相连接。
[0008]所述滤波放大电路由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，一端作为输入端、另一端与三极管VT107的基极相连接的电阻R101，与电阻RlOl并联的电容C101，一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接的电阻R103，一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接的电阻R102，正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接的电容C104，串接在三极管VTlOl的基极与发射极之间的电阻R114，一端接地、另一端与三极管VT102的基极相连接的电阻R113，P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接的二极管DlOl，P极经二极管D102后与二极管DlOl的N极相连接、N极与三极管VT106的基极相连接的二极管D103，串接在三极管VT106的基极与集电极之间的电阻Rl 11，一端接地、另一端与三极管VT104的发射极相连接的电阻Rl 12，负极接地、正极经电阻R106后与电容C104的正极相连接的电容C105，一端与电容C105的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻R108，一端与电容C105的正极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R107，串接在运算放大器PlOl的负输入端与输出端之间的电容C106，负极接地、正极与运算放大器P102的正输入端相连接的电容C108，负极经电阻R109后与运算放大器PlOl的输出端相连接、正极与运算放大器P102的负输入端相连接的电容C107，一端与电容C107的负极相连接、另一端与电容C108的正极相连接的电阻R110，以及负极与三极管VT107的基极相连接、正极经电阻R115后与三极管VT104的发射极相连接的电容C102组成；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VTlOl的发射极、三极管VT103的集电极和三极管VT104的集电极均与电阻R102和电阻R104的连接点相连接，三极管VTlOl的基极与三极管VT102的发射极相连接，三极管VTlOl的集电极与三极管VT102的基极相连接，三极管VT102的集电极与三极管VT103的基极相连接，三极管VT103的发射极与三极管VT104的基极相连接，三极管VT104的发射极与三极管VT105的发射极相连接，三极管VT105的基极与三极管VT106的发射极相连接，运算放大器PlOl的正输入端接地，电容C107的正极还同时与运算放大器P102的输出端以及二极管DlOl的N极相连接，所述三极管VT104的发射极作为输出端且经电阻R3后与与非门ICl的输出端相连接。
[0009]所述逻辑保护射极耦合式放大电路主要由三极管Q1，三极管Q2，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R16，串接在功率放大器P3的正极输入端与输出端之间的极性电容C11，串接在功率放大器P2的正极输入端与三极管Ql的集电极之间的电阻R15，串接在三极管Ql的集电极与三极管Q2的基极之间的电阻Rl 7，与电阻Rl 7相并联的电容C1，负极与功率放大器P2的正极输入端相连接、正极经电阻R18后与三极管Ql的发射极相连接的极性电容C9，串接在三极管Q2的基极与极性电容C9的正极之间的电阻R19，正极与三极管Q2的发射极相连接、负极顺次经稳压二极管D7和电阻R20后与功率放大器P2的输出端相连接的电容C12，P极与功率放大器P3的输出端相连接、N极经电阻R22和电阻R21后与稳压二极管D7与电阻R20的连接点相连接的二极管D8，以及P极与电容C12的负极相连接、N极与二极管D8与电阻R22的连接点相连接的稳压二极管D9组成；所述三极管Ql的基极与极性电容C9的正极相连接，其发射极与三极管Q2的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q2的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接；所述极性电容C9的正极与场效应管MOS的栅极相连接，而电阻R22与电阻R21的连接点则与电阻RlOl的输入端相连接。
[0010]所述滤波延时电路由电阻R7、二极管D3、电解电容C5及电阻R8组成，所述电阻R8串接在电解电容C5的正极和负极之间，电阻R7的一端与非门IC2的输出端相连接、其另一端经二极管D3后与电解电容C5的正极相连接；所述功率放大器Pl的正极输入端则与电解电容C5的正极相连接。
[0011]所述一级滤波电路由P极与非门ICl的输入端相连接、N极经电阻R2和电容Cl后与非门ICl的输入端相连接的二极管D1，以及与二极管Dl相并联的电阻Rl组成；所述电容Cl的负极接地。
[0012]所述异或门电路由异或门IC5，N极与异或门IC5的第一输入端相连接、P极与二级滤波电路相连接的二极管D4，一端与二极管D4的P极相连接、另一端外接+12V电压的电阻R6，以及正极与二极管D4的P极相连接、负极接地的电容C4组成；所述异或门IC5的第二输入端与非门IC4的输出端相连接，且非门IC4的输出端还与与非门IC8的输出端连接。
[0013]所述二级滤波电路由N极与非门IC3的输入端相连接、P极与二极管D4的P极相连接的二极管D2，与二极管D2相并联的电阻R4，以及正极与非门IC3的输入端相连接、负极接地的电容C2组成。
[0014]本发明较现有技术相比，具有以下优点及有益效果:
[0015](I)本发明的整体结构简单，其制作和使用非常方便。
[0016](2)本发明完全采用逻辑电子元件来实现其逻辑控制功能，因此其能耗非常低，运算速度快。
[0017](3)本发明采用源极跟随器来作为控制开关，因此其性能更加稳定，其动态范围更好。