滤波。低通滤波器减少了频率控制信号中的纹波，该频率控制信号被提供给积分器 220的正输入端。频率控制信号根据下面的公式确定输出频率"f"：
[0023] 其中，X是分压器比（例如，下面参考基准电压发生器212讨论的）。
[0024] 基准电压发生器212被布置为使用被配置为电源电压Vddctre和地之间的分压器的 两个电阻器生成比率"X"，该比率"X"是电源电压1_的一部分。比率"X"用于生成具有 X*VDD0]RE的电压的转换器基准电压。转换器基准电压被电容器Cqi(电容器共模）低通滤波 (例如，滤除噪声），该电容器C qi耦合在分压器电阻器网络的输出端和地之间。经滤波的转 换器基准电压被提供给积分器220的负输入端。
[0025] 积分器220被布置为比较频率控制信号和经滤波的转换器基准电压，并作为响应 使用放大器G m生成积分基准电压。放大器G M包括正输入端和负输入端，它们被布置为PMOS 输入折叠级联，以便增强电源噪声的抑制，同时维持低功耗。相应地，频率控制信号和经滤 波的转换器基准电压上的共模噪声被最小化。
[0026] 放大器Gm的输出端经由电阻器R z和电容器C z親合至晶体管G MVT(]I的控制输入端 (例如，基极）和模拟电源导轨Vddana。电阻器馬和电容器(^用于积分放大器G m的输出并 控制模拟电源导轨Vddana提供的电流量，该电流流经晶体管G MVT(]I到达振荡器230的正电压 电源导轨。
[0027] 振荡器230包括自反相逻辑状态，该状态使用反馈回路中的一系列反相器。振荡 器230的正电压电源导轨相对于振荡器230的负电压电源导轨（例如地）解耦合。应用到 振荡器230的正电压电源导轨的输入电压（例如，输入电压的程度）确定振荡器230谐振 的频率。振荡器230的输出端耦合（例如，经由电容器C c)至信号调节器250的输入端。
[0028] 信号调节器250被布置为将边沿触发事件（例如，来自电容器Ce的AC耦合的输 出信号）转换为稳态输入。信号调节器250的输入信号通过将PMOS和NMOS晶体管的漏极 电阻地耦合（例如，经由电阻器R m)至相应PMOS和NMOS晶体管的基极而被调节。PMOS和 NMOS晶体管的漏极还耦合至通过串联耦合在正电源导轨VDDC0RE和地之间的PMOS和NMOS 晶体管形成的输出缓冲器的基极。输出缓冲器的输出端耦合至V2F转换器时钟发生器（V2F C0NVCLKGEN)270 的输入端。
[0029] V2F转换器时钟发生器270被布置为响应于信号调节器250的输出而输出双相输 出时钟信号。双相输出时钟信号包括具有50%占空比的第一相位信号（例如，信号一）， 其中周期的第一部分包括高（例如，逻辑1)部分，而周期的第二部分包括低（例如，逻辑 〇)部分。双相输出时钟还包括具有50%占空比的第二相位信号（例如，信号φ2 )，其中周 期的第一部分包括低（例如，逻辑〇)部分，而周期的第二部分包括高（例如，逻辑1)部分。 双相输出时钟信号耦合至F2V转换器210的开关SW和因此，反馈回路被创建，其中 F2V转换器210的输出（至少部分地）由V2F转换器时钟发生器270的双相输出时钟控制。 如上讨论的，由于F2F转换器210的输出（例如，间接地）控制用于驱动V2F转换器时钟发 生器270的振荡器230的输出频率，而且V2F转换器时钟发生器270生成输入到F2V转换 器210的信号_和信号鱗，因此，反馈回路被创建。
[0030] 图3是示出根据本发明的示例实施例的双频率范围可调谐数字受控振荡器的示 意图。总体描述，DCO系统300被布置为DC0,例如DCO 138。例如，DCO系统300包括F2V(频 率-电压）转换器310、基准电压发生器312、积分器320、振荡器330、信号调节器350和 V2F转换器时钟发生器（CLKGEN) 370。
[0031] F2V转换器310被布置为接收用于编程电容器Cf的电容值的频率目标控制输入。 电容器Cf通常被实施为可编程分裂电容器DAC(例如，下面参考图5描述）。开关(其 为PMOS晶体管）和开关Sf2 (其为NMOS晶体管）分别响应于时钟发生器370输出的信号 ，!:租_工作。
[0032] 开关％>2的输出是频率控制信号，其由电容器Qpe与电阻器R F IMHZ和电阻器R F4MHZ 中的一个（或更多个）的布置形成的滤波器低通滤波。电阻器RF_IMHZ和电阻器Rf4mhz根据 DCO 300工作的频率范围（和/或调谐码）是单独可选择的（例如，由下面描述的选择器 560单独或共同选择的晶体管选择）。低通滤波器减少了频率控制信号中的纹波，该频率控 制信号被提供给积分器320的正输入端。频率控制信号根据下面等式确定输出频率"f"：
[0034] 基准电压发生器312被布置为使用被配置为电源电压Vddctre和地之间的分压器的 两个电阻器生成比率"X"，该比率"X"是电源电压1_的一部分。比率"X"用于生成具有 X*VDD0]RE的电压的转换器基准电压。转换器基准电压被电容器Cqi(电容器共模）低通滤波 (例如，滤除噪声），该电容器C qi耦合在分压器电阻器网络的输出端和地之间。经滤波的转 换器基准电压被提供给积分器320的负输入端。
[0035] 积分器320被布置为比较频率控制信号和经滤波的转换器基准电压，并作为响应 使用放大器G m积分转换器基准电压。放大器G M包括正输入端和负输入端，它们被布置为 PMOS输入折叠级联，以便增强电源噪声的抑制，同时维持低功耗。相应地，频率控制信号和 经滤波的转换器基准电压上的共模噪声被最小化。
[0036] 放大器Gm的输出端经由电阻器R z和电容器C z親合至晶体管G MVT(]I的控制输入端 (例如，基极）和模拟电源导轨Vddana。电阻器馬和电容器(^用于积分放大器G m的输出并 控制模拟电源导轨Vddana提供的电流量，该电流流经晶体管G MVT(]I到达振荡器330的正电压 电源导轨。
[0037] 晶体管Gmvtw被布置为一组单独可选择的并联晶体管340。相应地，通过单独地或 共同地使能组340的每个分支，可选择晶体管G mvtoi提供的电流量。根据DCO 300工作的频 率范围，通过断言每个分支中的选择晶体管（例如，耦合至上电源导轨的每个PMOS晶体管） 的基极处的控制信号，能够选择性启动每个分支。选择性地使能选择晶体管，以便在与给定 调谐码相关联的频率范围（例如，包含其指定的频率）中产生振荡器330的振荡。相应地， 选择晶体管能够由下面参考图5讨论的选择器560使能。
[0038] 振荡器330的正电压电源导轨相对于振荡器330的负电压电源导轨（例如，地） 去耦合（例如，通过电容器）。施加到振荡器330的正电压电源导轨的输入电压（例如，输 入电压的程度）确定振荡器330谐振的频率。振荡器330的输出端耦合至信号调节器350 的输入端。
[0039] 信号调节器350被布置为将边沿触发事件（例如，来自电容器(^的AC耦合的输出 信号）转换为稳态输入。通过（例如，经由电阻器R m)电阻地耦合PMOS和NMOS晶体管的漏 极到相应PMOS和NMOS晶体管的基极，信号调节器350的输入信号得以调节。PMOS和NMOS 晶体管的漏极还耦合至输出缓冲器的基极，该输出缓冲器由串联耦合在正电源导轨Vmore 和地之间的PMOS和NMOS晶体管形成。输出缓冲器的输出信号耦合至时钟分频器351的输 入端。
[0040] 时钟分频器351被布置为将信号调节器350的输出信号除以除数2 (例如，对半分 频）。时钟分频器351的输出是信号DCO 0UT，其耦合至时钟分频器352的输入端。
[0041] 时钟分频器352被布置为将时钟分频器351的DCO OUT信号除以除数3 (例如，三 分之一分频）。时钟分频器352的输出耦合至多路复用器（MUX) 354的输入端。MUX 354被 布置为根据DCO 300工作的频率范围，在信号DCO OUT或者时钟分频器352的输出之间选 择。MUX 354响应于频率范围选择器（例如下面描述的选择器560)生成的选择信号而工 作。MUX 354的输出端耦合至分频器356的输入端。
[0042] 时钟分频器356被布置为将时钟分频器354的DCO OUT信号除以除数2 (例如，对 半分频）。时钟分频器352的输出端耦合至多路复用器（MUX) 360的输入端。MUX 360被布 置为根据DCO 300工作的频率范围，在信号DCO OUT或时钟分频器354的输出之间选择。 MUX 356响应于频率范围选择器（例如，下面描述的选择器560)生成的选择信号而工作。 MUX 356的输出端耦合至V2F转换器时钟发生器370的输入端。
[0043] 相应地，MUX 352、MUX 354和MUX 356能够被选择以用于提供时钟信号，该时钟信 号是信号调节器350的输出的十二分之一、六分之一和二分之一。以DCO OUT频率两倍的 频率运行DCO 300有助于确保成对的邻近trim码之间（和trim码的范围上）的线性，该 trim码用于从可能的工作频率范围外选择一个工作频率。
[0044] V2F转换器时