钟发生器370被布置为响应于信号调节器350的输出而输出双相输 出时钟信号。双相输出时钟信号包括具有50%占空比的第一相位信号（例如，信号φ? )， 其中周期的第一部分包括高（例如，逻辑1)部分，而周期的第二部分包括低（例如，逻辑〇) 部分。双相输出时钟信号还包括具有50%占空比的第二相位部分（例如，信号分2 )，其中 周期的第一部分包括低（例如，逻辑〇)部分，而周期的第二部分包括高（例如，逻辑1)部 分。双相输出时钟信号耦合至F2V转换器310的开关1_和If2:>因此，反馈回路被创建， 其中F2V转换器310的输出（至少部分地）由V2F转换器时钟发生器370的双相输出时钟 控制。如上讨论的，由于F2F转换器310的输出（例如，间接地）控制用于驱动V2F转换器 时钟发生器370的振荡器330的输出频率，V2F转换器时钟发生器370生成输入到F2V转 换器310的信号φ丨和信号因此反馈回路被创建。
[0045] 图4是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的稳定性分 析的逻辑图。分析400包括函数410、420、430、440、450、460和470。因为振荡系统（例如 DCO 200或300)的分析包括二阶系统，分析400用于确定复平面中的"零"，以便增加振荡 系统的操作稳定性。
[0046] 函数410是相对于上面讨论的F2V转换器210根据DCO的一部分的操作的等式：
[0047] XCfVddcore (3)
[0048] 其中，X是电阻器分压器比率，&是被布置为确定DCO频率的电容器的电容，V _RE 是基准电压（此处是VDD电源的电压）。
[0049] 函数420是相对于上面讨论的F2V转换器210根据DCO的一部分的操作的等式：
[0051] 其中，M5P C 被布置为形成低通滤波器，以便减少函数430的Gm单元输入处的 纹波。
[0052] 函数430是相对于上面讨论的放大器Gm根据DCO的一部分的操作的等式：
[0053] Gm (5)
[0054] 其中，Gm是如上面讨论的积分器级（积分器220)的跨导。
[0055] 函数440是相对于上面讨论的积分器220根据DCO的一部分的操作的等式：
[0057] 其中，(^是积分器电容器，而电阻器R z被选择用于形成"零"以便稳定DCO的反馈 回路。
[0058] 函数450是相对于上面讨论的积分器220或320根据DCO的一部分的操作的等 式：
[0059] Gmvtoi (7)
[0060] 其中，Gmvtw是电流源（例如，组340)的跨导，该电流源用于驱动电流受控振荡器 (ICO)(例如振荡器 33〇)。
[0061] 函数460是相对于上面讨论的振荡器230和信号调节器250根据DCO的一部分的 操作的等式：
[0062] Kico (8)
[0063] 其中，Kk。是电流受控振荡器（ICO)的等效增益，其能够表达为频率输出中的瞬时 变化与振荡器电流中的瞬时变化的比率（例如，dF/dl)。
[0064] 函数470是相对于上面讨论的V2F CONV CLKGEN根据DCO的一部分的操作的等 式：
[0066] 其中，N是DCO的反馈回路中的分频器的频率除数比率。
[0067] 相应地，可调谐数字受控振荡器的回路增益和单位增益频宽能够表达为如下：
[0070] 其中，LG(S)是回路增益的拉普拉斯变换，UGB是单位增益频宽，Gm是积分器的跨 寸，G mvtcii疋电i源驱动ICO的跨寸，K IG。疋等效ICO増侃，K VCO疋 G mvto^K^co, F1N 是输入频率， 以及F。是可调谐数字受控振荡器的输出频率。
[0071] 在第一实例中，选择IMHz的操作频率，选择除数2,选择8MHZ/V的控制速率，以 及选择G M*RZ的乘积的值为2.5。其中，Gm是10微秒（对于给定功耗率），确定电阻器R z 的值为250千欧姆（kilo-Ohms)。相应地，UGB被确定为150KHz。当UGB是150KHz时，电 容器Cf和电容器C 的比率被确定为比率0. 025。假设电容器C F的值为200毫微微法拉 (femto-Farads)(为了维持给定功耗率），电阻器RF的值为256千欧姆，而电容器C ot的 值为8皮法拉（pico-Farads)。相应地，零出现在75KHz的频率，而电容器(^的值根据1/ (6. 28*75*103*250*103)确定，其为 8 皮法拉。
[0072] 在第二个实例中，选择4MHz的操作频率，选择除数2,选择32MHZ/V的控制速率， 以及选择G M*RZ的乘积的值为2. 5。其中，Gm是10微秒（对于给定功耗率），确定电阻器Rz 的值为250千欧姆。相应地，UGB被确定为150KHz。当UGB是600KHz时，电容器Cf和电容 器Cw的比率被确定为比率0. 025。假设电容器C F的值为200毫微微法拉（为了维持给定 功耗率），电阻器RF的值为256千欧姆，而电容器Cot的值为8皮法拉。相应地，零出现在 75KHz的频率，而电容器(^的值根据1八6. 28*300*10 3*250*103)确定，其为2皮法拉。
[0073] 图5是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的电压-频率 转换器的示意图。一般描述地，DCO系统500被布置为DC0,例如DCO 138。例如，DCO系统 500包括F2V (频率-电压）转换器510、基准电压发生器520、开关522、开关524、放大器 530、振荡器540、时钟发生器（CLKGEN) 550、选择器560、高分裂电容器组570、桥接电容器Cc 和低分裂电容器组580。
[0074] 以类似于上面参考时钟发生器270和370描述的方式，时钟发生器550被布置为 提供同步时钟信号#?和信号用于控制F2V转换器510的开关522和524。F2V转换器 510包括高分裂电容器组570、桥接电容器Ce和低分裂电容器组580,它们被布置为分裂电 容器DAC。
[0075] 在一个实施例中，高分裂电容器组570被布置为具有5 (更明显的）trim码位，而 低分裂电容器组580被布置为具有6 (更大量的）trim码位。trim码位是从控制器（例如 CPU 112)接收的调谐码中获得并存储在选择器560中。trim码位确定开关572和开关582 中的哪个在下面讨论的第二相位中耦合至高分裂电容器组570和低分裂电容器组580的电 容器的底板。
[0076] 桥接电容器(^通常是单位电容C的非整数倍。桥接电容器被确定为使得C ^5 (例 如，其为桥接电容器Ce的右侧示出的第一电容器）具有等效于C M0 (其为桥接电容器(^的 左侧示出的最后电容器）的权重的一半的权重。桥接电容器Cc显著减少将以其他方式用于 形成用于实施DAC的电容器的总面积。例如，不具有桥接电容器的10位DAC将具有512C、 256C、128C，...，4C、2C和C的电容面积（具有1023C的总电容面积）。使用布置有桥接电容 器的10位DAC，电容面积将会是16C、8C、4C、2C、C桥接电容器面积，16(：、8(：、4(：、2(：和(：（具 有大约64C的总电容面积）。
[0077] 使用时钟信号信号和信号餐》的两个相位执行F2V转换器510的操作。在第一 (例如，预充电）相位期间，信号fl为高而信号为低。在第一相位期间，高分裂电容器 组570和低分裂电容器组580的（例如，由负极端子耦合的）所有底板经由开关572和开 关582分别耦合至地。同样地，关闭开关522使得基准电压发生器520输出的缓冲的基准 电压（VRBUF)耦合至分裂电容器DAC输出（例如，在桥接电容器C e的正极端子处）并对分 裂电容器DAC输出充电。
[0078] 在第二（例如转换）相位期间，信号帶1为低而信号零2为高。在第二相位期间，打 开开关522以便从缓冲基准电压（VRBUF)断开分裂电容器DAC输出。同样地，在第二相位 期间，选择器560的trim码选择的开关572和582耦合高分裂电容器组570的电容器的底 板，而分裂电容器组低580耦合至缓冲基准电压。例如，当trim码指示所有开关572和582 都将被关闭时，分裂电容器DAC的有效电容能够被给出为C M4+CM3+CM2+CM1+CM0加上C e的电 容，(^与C^5、QSB4、QSB3、QSB2、Q sbI和QsbO中的每个都串联耦合。
[0079] 开关524在第二相位期间被关闭，以便分裂电容器DAC输出親合至放大器530(Gm) 的正极端子。放大器530(Gm)的正极端子经由电阻器心和电容器(^并联耦合至地。（电阻 器心能够在制造过程被休整，以便增加制造的电阻器的精确性。）电阻器Rf被布置为在第 二相位期间对分裂电容器DAC输出放电，而电容器Cf被布置为减少分裂电容器DAC输出电 压中出现的"纹波"。
[0080] 相应地，DCO系统500被布置为具有布置在反馈（例如，回路）配置中的控制信号。 放大器530的输出是积分控制信号，该信号被布置为驱动振荡器540,其进