和图5中所说明的示范性实施例来描述上文所揭示的实施例的其它方面。可看到，所说明的锁存电路(例如，400、500)中的每一者具有形成所述电路的十一个部分A、B、C、D、E、F、G、H、1、J和K。在图4和图5的实施例中，每一电路的部分A、B、C、D、E和G可仅与执行扫描操作(例如，404、406和504、506)相关联，而每一电路的四个部分H、1、J和K可与锁存部分(例如，402、502)相关联。
[0067]如可在图4和图5中所说明的实例中看到，如果常规的全局脚部或全局头部经配置以将电压源耦合到电路的所有i^一个部分A、B、C、D、E、F、G、H、1、J和K或使电压源与电路的所有i^一个部分A、B、C、D、E、F、G、H、1、J和K去耦，那么所有^^一个部分将需要大小相当大且容量相当大的全局头部/脚部。而且，此些全局头部和脚部可能影响电路的性能或使电路的性能降级。或者，如果将减少对性能的影响，那么不使用全局头部或脚部，且电路的所有十一个部分可能发生泄漏，包含扫描部分，所述扫描部分可能未经配置以在执行扫描操作后(即，在测试完IC且将IC从铸造厂运出后)使用。
[0068]相比来说，图4和图5中所说明的锁存电路400、500的示范性实施例可减少或消除泄漏对电路400、500的整体性能的影响。在图4和图5中所说明的锁存电路400、500中，可通过局部电力块(例如，局部脚部408、局部头部508)来实质上减少或消除电路400、500中可用于扫描的七个部分A、B、C、D、E和G(在400中)(例如，扫描触发器404、504和扫描输出406、506的部分)中的泄漏。这可导致电流泄漏的实质减少，同时使电路400、500的功能部分的任何性能降低减到最小或避免所述性能降低。仅电路400、500的与功能锁存器402、502相关联的部分G(在500中)、H、1、J和K的泄漏将不受影响。因此，与常规锁存电路中的泄漏相比，图4和图5中所说明的锁存电路400、500中的泄漏被实质上减少。
[0069]所述实施例不限于锁存器或扫描模式电路。其它实施例可应用于具有一个或一个以上高性能部分和用于低活动性模式的一个或一个以上低性能部分的任何电路，所述低活动性模式可与高性能部分的功能模式相互排斥。
[0070]电路的高性能部分与低性能部分之间的差异可取决于若干因素，例如所涉及的技术、电路的配置、电路是否在关键处理路径中等。在一些实施例中，可基于支配IC的整体性能的电路来确定高性能部分；例如，限制整个IC的速度的关键路径/通过电路。另一方面，可将电路的低性能部分界定为电路(例如扫描电路)的对整个IC的性能具有很少影响或不具有影响，或在正常操作期间是不活动的(例如，测试电路)但仍可能影响IC的整体电力消耗的那些部分。举例来说，在图4和图5中所说明的电路中，功能锁存器402、502的操作在正常操作期间可能影响频率响应/性能，而扫描部分(例如，扫描触发器部分404、504和扫描输出部分406、506)仅用于测试目的，但仍可能影响IC的电力消耗。
[0071]所述实施例不限于图2到图6中所说明的布置。其它实施例可具有电路的经配置以在比电路的经配置以在较低操作频率下操作的一个或一个以上部分高的操作频率下操作的一个或一个以上部分。在其它实施例中，局部电力块可为用于一个或一个以上较低性能部分的一个或一个以上局部头部/脚部。对局部头部或局部脚部的选择可基于电路的配置和/或电路的正使用局部电力块使电源与之去耦的部分。
[0072]在经配置以具有较高性能路径(例如，经配置以在较高操作频率下操作)的电路中，需要避免或减少例如与使用全局头部或全局脚部来使泄漏减到最小相关联的性能降低。然而，减少电路的较低性能部分的泄漏是合意的。因此，所述实施例可将所述电路配置为使得所述电路的较高性能部分可直接连接到电压源，以便使电路的较高性能部分的性能降低减到最小或限制性能降低。电路的较低性能部分可具有局部电力块(例如，局部头部或局部脚部)，以使来自电路的较低性能部分的泄漏减到最小。因此，所述实施例可选择性地具有经配置以仅耦合到电路的较低性能部分的局部化电力块(例如，局部头部或局部脚部)，来代替耦合到电路的所有部分(例如，较高性能部分和较低性能部分)的全局头部。
[0073]在具有一个以上较低性能部分的实施例中，每一较低性能部分可具有一局部化电力块，或多个部分可共享一共用局部电力块。用于选择用于多个低性能部分的共用局部电力块的设计考虑因素可包含:用以激活/停用共用局部电力块的现有控制信号的可用性、用以充当局部电力块的现有装置(例如，图4中的“与非”门晶体管)的可用性、所切换的总电流以及所述部分与较低性能部分的接近度。因此，每一局部化电力块的物理大小和配置可经设计以减少所使用的面积、成本和所消耗的电力，因为每一局部化电力块可仅服务电路的经配置以从电源去耦的较低性能部分。
[0074]本发明的实施例(例如)由于使用使电力与电路的较高性能部分去耦的全局头部或脚部，同时仍减少电路的较低性能部分中的泄漏而减少性能变化。由于电路的较高性能部分不具有局部头部或局部脚部，所以所述较高性能部分可能发生泄漏。然而，电路的较低性能部分的泄漏可占整个泄漏的显著部分，且因此可为电路的电力损耗的可观部分。
[0075]应了解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或粒子、光场或粒子或其任一组合来表示整个以上描述中可能引用到的数据、指令、命令、信息、信号、位、符号和码片。
[0076]虽然前述揭示内容展示了本发明的说明性实施例，但应注意，可在不脱离如所附权利要求书所界定的本发明的范围的情况下，在本文中作出各种改变和修改。无需以任何特定次序来执行根据本文中所描述的本发明的实施例的方法项的功能、步骤和/或动作。此外，尽管以单数形式描述或主张本发明的元件，但除非明确规定限于单数形式，否则涵盖复数形式。
【主权项】
1.一种电路，其包括: 第一部分，其包括功能锁存电路；以及 第二部分，其包括扫描触发器电路， 其中，所述第一部分经配置以在实质上比所述第二部分的操作频率大的操作频率下操作，且 其中所述第二部分包括局部电力块，其经配置以在所述第二部分不活动的情况下使所述第二部分去親。2.根据权利要求1所述的电路，其中所述局部电力块经配置以响应于输入到所述第二部分的控制信号而使所述第二部分去耦。3.根据权利要求2所述的电路，其中所述控制信号是经配置以控制所述第二部分的操作的预先存在的信号。4.根据权利要求1所述的电路，其中所述局部电力块包括局部头部电路。5.根据权利要求4所述的电路，其中所述局部头部电路经配置以响应于供应到用于执行扫描程序以测试所述电路的操作的所述扫描触发器电路的非移位信号而使所述扫描触发器电路去耦。6.根据权利要求1所述的电路，其中所述局部电力块包括局部脚部电路。7.根据权利要求6所述的电路，其中所述局部脚部电路经配置以响应于供应到用于执行扫描程序以测试所述电路的操作的所述扫描触发器电路的移位信号而使所述扫描触发器电路去耦。8.根据权利要求1所述的电路，其中所述局部电力块是所述电路中经配置以既充当所述局部电力块又执行所述第二部分中的操作功能的元件。9.一种包含顺序电路的处理器，所述顺序电路包括: 第一部分，其包括功能锁存电路；以及 第二部分，其包括扫描触发器电路， 其中所述第二部分包括局部电力块，其经配置以响应于输入到所述第二部分的控制信号而使所述第二部分去耦，且 其中所述控制信号是经配置以控制所述第二部分的操作的预先存在的信号。10.根据权利要求9所述的处理器，其中所述第一部分经配置以便以实质上比所述第二部分的工作周期大的工作周期操作。11.根据权利要求9所述的处理器，其中所述第一部分经配置以在实质上比所述第二部分的操作频率大的操作频率下操作。12.根据权利要求9所述的处理器，其中所述局部电力块包括局部头部电路。13.根据权利要求12所述的处理器，其中所述预先存在的信号包括非移位信号。14.根据权利要求9所述的处理器，其中所述局部电力块包括局部脚部电路。15.根据权利要求14所述的处理器，其中所述预先存在的信号包括移位信号。
【专利摘要】本发明揭示一种具有用于减少泄漏的局部电力块的电路。所述电路具有第一部分(402)和第二部分(404、406)。所述第一部分(402)经配置以在实质上比所述第二部分(404、406)的操作频率大的操作频率下操作。所述第二部分具有局部电力块(408)，其经配置以在所述第二部分不活动的情况下使所述第二部分去耦，以减少与所述第二部分相关联的泄漏电流，而不牺牲所述第一部分的性能。
【IPC分类】G01R31/3185, H03K19/00
【公开号】CN105162449
【申请号】CN201510515482
【发明人】法迪·阿德尔·哈姆丹, 安东尼·D·克莱因
【申请人】高通股份有限公司
【公开日】2015年12月16日
【申请日】2008年7月10日
【公告号】CN101689857A, EP2171848A1, EP2171848B1, US7622975, US8314643, US20090015321, US20100019815, WO2009009703A1