>[0021]寄存器组:该装置的驱动程序通过操作寄存器组与硬件通信，实现编码电路初始化，双端口 RAM初始化，反应BCH编码装置的状态，使能中断，并最终实现BCH编码。
[0022]状态机:是一个状态控制器，它是由Verilog语言编写，作为模块烧写到FPGA中，实现BCH编码电路的内部的状态控制，使得该装置可以按顺序读取双端口 RAM中的数据，执行编码，并将最后形成的码字写入到双端口 RAM中信息位所在的地址之后。
[0023]在该应用于嵌入式系统的BCH编码装置的内部，Avalon从端口通过标准接口与其他寄存器相连，实现处理器与BCH编码装置的通信；内部所有模块都与状态机连接，保证了数据的正确读出，计算和写入。该装置是基于N1s II嵌入式系统设计的，因此它还需连接一些外部硬件，与其相连的外部硬件的功能如下:
N1s II处理器:发起对BCH编码器的初始化和数据命令的写入，实现对BCH编码装置的控制。
[0024]片上RAM:与AVALON总线连接，作为N1s II处理器的程序存储空间。
[0025]Avalon从端口连接内部寄存器组以及双端口 RAM的标准接口，即为ce片选信号、wen写使能信号，rden读使能信号、addr地址总线、data_in数据输入总线、data_out数据输出总线以及Irq中断信号，这些接口均是公知的N1s II总线中的信号端口，设计此种端口，非常方便移植。
[0026]该应用于嵌入式系统的BCH编码装置的控制方法，包括以下步骤:
(1)在N1sII IDE开发环境下编写BCH硬件编码装置的设备驱动函数，设备驱动函数通过对寄存器映像的操作实现与硬件控制装置的通信，完成对BCH编码器电路和双端口RAM的初始化；
(2)根据步骤(1)中编写的所述设备驱动函数，构造出BCH编码的系统的API函数，包括初始化函数，双端口 RAM读写函数，命令写入函数，地址寄存器写入函数，检查状态寄存器函数，中断服务函数和报错函数；
(3)对硬件系统上电复位，初始化BCH编码电路和双端口RAM ；
(4)N1s II处理器写入软件初始化函数，再次初始化，并检查状态寄存器，若成功进行下一步，如果超过Is钟仍不成功，则提示错误；
(5)调用双端口RAM写入函数和地址寄存器写入函数，将编码需要的信息位，写入双端口 RAM，并将起始地址写入地址寄存器；
(6)调用命令寄存器写入函数，写入控制命令，开始编码；
(7)等待响应编码完成中断，若超过Is钟系统未能响应中断则提示错误；否则编码完成，则表示完成了一次编码。
【主权项】
1.一种应用于嵌入式系统的BCH编码装置，其特征在于:由Avalon从端口，内部寄存器组，状态机，双端口 RAM和BCH编码电路模块组成，所述Avalon从端口通过标准接口分别连接到与所述内部寄存器组以及双端口 RAM，所述状态机分别与所述内部寄存器组和BCH编码电路模块相连接，所述BCH编码电路还连接到与双端口 RAM ;同时，所述Avalon从端口还连接到Avalon总线，N1s II处理器通过Avalon总线连接到Avalon从端口，片上RAM作为N1s II处理器的程序存储空间也连接到Avalon总线。2.根据权利要求1所述的应用于嵌入式系统的BCH编码装置，其特征在于:所述内部寄存器组包括状态寄存器，命令寄存器，中断寄存器和地址寄存器，所述状态寄存器，命令寄存器，中断寄存器和地址寄存器均与Avalon从端口以及状态机相连接。3.根据权利要求1所述的应用于嵌入式系统的BCH编码装置，其特征在于:所述BCH编码电路模块内部包括并行计算矩阵和计算结果保存寄存器，所述并行计算矩阵与计算结果保存寄存器相互连接，且都与双端口 RAM连接。4.根据权利要求3所述的应用于嵌入式系统的BCH编码装置，其特征在于:所述并行计算矩阵采用32位并行计算，与N1s II处理器32位数据位宽相匹配。5.根据权利要求1所述的应用于嵌入式系统的BCH编码装置，其特征在于:由Verilog硬件描述语言设计。6.根据权利要求1-5中任意一项权利要求所述的应用于嵌入式系统的BCH编码装置的控制方法，其特征在于包括以下步骤: (1)在N1sII IDE开发环境下编写BCH硬件编码装置的设备驱动函数，设备驱动函数通过对寄存器映像的操作实现与硬件控制装置的通信，完成对BCH编码器电路和双端口RAM的初始化； (2)根据步骤(1)中编写的所述设备驱动函数，构造出BCH编码的系统的API函数，包括初始化函数，双端口 RAM读写函数，命令写入函数，地址寄存器写入函数，检查状态寄存器函数，中断服务函数和报错函数； (3)对硬件系统上电复位，初始化BCH编码电路和双端口RAM ； (4)N1s II处理器写入软件初始化函数，再次初始化，并检查状态寄存器，若成功进行下一步，如果超过Is钟仍不成功，则提示错误； (5)调用双端口RAM写入函数和地址寄存器写入函数，将编码需要的信息位，写入双端口 RAM，并将起始地址写入地址寄存器； (6)调用命令寄存器写入函数，写入控制命令，开始编码； (7)等待响应编码完成中断，若超过Is钟系统未能响应中断则提示错误；否则编码完成，则表示完成了一次编码。
【专利摘要】本发明特别涉及一种应用于嵌入式系统的BCH编码装置及其控制方法。该应用于嵌入式系统的BCH编码装置，由AVALON从端口，内部寄存器组，状态机，双口RAM和BCH编码电路模块组成，可以匹配目前流行的嵌入式系统的32位总线，32位并行的完成BCH（4200,4096,8）编码，无需CPU干预。该应用于嵌入式系统的BCH编码装置及其控制方法，只需简单写入数据和指令，后续操作均由状态机执行，无需CPU参与，有效的提高了BCH的计算速率，并且采用32位线宽，采用BCH（4200,4096,8）的码字，有效的匹配了总线的宽度，并且接口设计符合总线规范，可以方便的移植到嵌入式系统中，大大减少开发周期，具有广阔的应用前景。
【IPC分类】H03M13/15
【公开号】CN105281786
【申请号】CN201510729937
【发明人】滕达, 郑亮, 毕研山
【申请人】浪潮集团有限公司
【公开日】2016年1月27日
【申请日】2015年11月2日